欢迎访问ic37.com |
会员登录 免费注册
发布采购

MT12D436G-XX 参数 Datasheet PDF下载

MT12D436G-XX图片预览
型号: MT12D436G-XX
PDF下载: 下载PDF文件 查看货源
内容描述: DRAM模块 [DRAM MODULE]
分类和应用: 动态存储器
文件页数/大小: 17 页 / 311 K
品牌: MICRON [ MICRON TECHNOLOGY ]
 浏览型号MT12D436G-XX的Datasheet PDF文件第2页浏览型号MT12D436G-XX的Datasheet PDF文件第3页浏览型号MT12D436G-XX的Datasheet PDF文件第4页浏览型号MT12D436G-XX的Datasheet PDF文件第5页浏览型号MT12D436G-XX的Datasheet PDF文件第6页浏览型号MT12D436G-XX的Datasheet PDF文件第7页浏览型号MT12D436G-XX的Datasheet PDF文件第8页浏览型号MT12D436G-XX的Datasheet PDF文件第9页  
过时的
4,8的MEG ×36
奇偶DRAM的SIMM
DRAM
模块
特点
• JEDEC-和行业标准的引脚排列在一个72引脚,
单列直插式内存模块( SIMM )
• 16MB ( 4梅格×36 )和32MB ( 8梅格×36 )的奇偶校验
版本
•高性能CMOS硅栅工艺
= 5V单
±10%
电源
•所有输入,输出和时钟TTL兼容
•刷新模式: RAS # - 只, CAS # -before - RAS #
( CBR )和隐藏
• 2048周期刷新分布在32毫秒
•快速页模式( FPM )存取周期
•多RAS #线允许X18或X36的宽度
MT12D436
MT24D836
引脚配置(前视图)
72引脚的SIMM
(DD- 5)4梅格×36 (示出)
( DD - 6 ) 8梅格×36
( DD - 7 ) 4梅格×36薄型
选项
•时机
60ns的访问
记号
-6
M
G
DM
DG
引脚符号
引脚符号
引脚符号
1
VSS
19
A10
37
DQ18
55
2
DQ1
20
DQ5
38
DQ36
56
3
DQ19
21
DQ23
39
VSS
57
4
DQ2
22
DQ6
40
CAS0#
58
5
DQ20
23
DQ24
41
CAS2#
59
6
DQ3
24
DQ7
42
CAS3#
60
7
DQ21
25
DQ25
43
CAS1#
61
8
DQ4
26
DQ8
44
RAS0#
62
9
DQ22
27
DQ26
45 NC / RAS1 # * 63
10
VCC
28
A7
46
NC
64
11
NC
29
数控(A11)
47
WE#
65
12
A0
30
VCC
48
NC
66
13
A1
31
A8
49
DQ10
67
14
A2
32
A9
50
DQ28
68
15
A3
33 NC / RAS3 # * 51
DQ11
69
16
A4
34
RAS2#
52
DQ29
70
17
A5
35
DQ27
53
DQ12
71
18
A6
36
DQ9
54
DQ30
72
只有* 32MB版本
符号
DQ13
DQ31
DQ14
DQ32
VCC
DQ33
DQ15
DQ34
DQ16
DQ35
DQ17
NC
PRD1
PRD2
PRD3
PRD4
NC
VSS
•包
72 -pin SIMM
72 -pin SIMM (金)
72针的SIMM低调( 1.00" )
72针的SIMM (金)低调( 1.00" )
关键时序参数
速度
-6
t
RC
t
RAC
t
PC
t
AA
t
CAC
t
RP
110ns
60ns
35ns
30ns
15ns
40ns
产品编号
产品型号
MT12D436G-xx
MT12D436M-xx
MT12D436DG-xx
MT12D436DM-xx
MT24D836G-xx
MT24D836M-xx
XX =速度
CON组fi guration
4梅格×36
4梅格×36
4梅格×36
4梅格×36
8梅格×36
8梅格×36
电镀
锡/铅
锡/铅
锡/铅
高度
1.190"
1.190"
1.000"
1.000"
1.190"
1.190"
注意:
括号中的符号上,这些模块不使用,但也可使用
对于该产品系列的其他模块。他们是仅供参考。
概述
该MT12D436和MT24D836是随机访问
组织在X36 16MB和32MB的固态存储器
配置。在读或写周期,每个位
通过22个地址位,这是唯一寻址
输入的11位( A0 -A10 )的时间。 RAS#被用于锁存
前11位, CAS#后者11位。读或写
4 , 8梅格×36奇偶DRAM的SIMM
DM45.pm5 - 修订版3/97
周期选择与WE#的输入。在WE #为逻辑高电平
决定读模式,而逻辑低电平WE#使然
写模式。在一个写周期,数据(D)中被锁存
通过CAS#的下降沿。因为我们#变低之前
CAS #变低,输出引脚(S )保持开放(高阻)
直到下一个CAS#周期。
1
美光科技公司保留更改产品或规格,恕不另行通知。
„1997,
美光科技公司