欢迎访问ic37.com |
会员登录 免费注册
发布采购

TC7109CPL 参数 Datasheet PDF下载

TC7109CPL图片预览
型号: TC7109CPL
PDF下载: 下载PDF文件 查看货源
内容描述: 12位レA兼容模拟 - 数字转换器 [12-Bit レA-Compatible Analog-to-Digital Converters]
分类和应用: 转换器模数转换器光电二极管PC
文件页数/大小: 30 页 / 480 K
品牌: MICROCHIP [ MICROCHIP TECHNOLOGY ]
 浏览型号TC7109CPL的Datasheet PDF文件第5页浏览型号TC7109CPL的Datasheet PDF文件第6页浏览型号TC7109CPL的Datasheet PDF文件第7页浏览型号TC7109CPL的Datasheet PDF文件第8页浏览型号TC7109CPL的Datasheet PDF文件第10页浏览型号TC7109CPL的Datasheet PDF文件第11页浏览型号TC7109CPL的Datasheet PDF文件第12页浏览型号TC7109CPL的Datasheet PDF文件第13页  
TC7109/A
3.1.6
差分基准
3.2.3
RUN / HOLD输入
基准电压可以在任何地方产生的
内的转换器的电源电压。卷子
过电压是共模的主要来源
错误,造成参考电容丢失或GAIN-
荷兰国际集团的电荷时,由于它的节点寄生电容。有
大的共模电压,该基准电容器
能够获得电荷(增加电压)时,应以被称为
去整合一个积极的信号,失去电荷
(降低电压)时,在以所谓的去整合
负输入信号。在参考此差
(+)或( - )输入端的电压会造成翻转误差。这
误差可以保持在小于0.5个计数,最坏的情况下,通过
使用一个大的参考电容相比于
杂散电容。为了尽量减少错误侧翻
上述人士透露,保持基准共模
电压接近或达到模拟常见的。
用RUN / HOLD输入高电平或开路,电路
通常作为双斜率ADC ,如图
用后过零输出锁存器更新
去整合模式。一个内部上拉电阻
提供,以确保一个高电平同一个开放的输入。
运行/保持输入可用于缩短转换
锡永的时间。如果RUN / HOLD变低的任何时间零点后
穿越在德集成模式下,电路会跳
到自动调零和消除该部分的时间一般
在花了反积分。
如果RUN / HOLD住或变低,转换将
完成在最小时间解整合。它会留
在自动调零的最小时间和等待中的自动调零
对于高在RUN / HOLD输入。如图
消耗臭氧层物质后, RUN / HOLD更改为高,
变频器将开始下一积分阶段
转换。
在RUN / HOLD输入允许控制转换
界面。该转换器可以在空闲的自动举行
零与RUN / HOLD低。在开始转换
当RUN / HOLD变为高电平,且新数据是
当状态输出变为低电平有效(或反
ferred到UART ;看到“握手模式”) 。 RUN /
HOLD现在可能变为低电平,终止反积分和
确保停下来之前的最小自动调零时间
等待下一次转换。转换时间可
在确保RUN / HOLD最小化变低
反积分,之后过零点,并变为高电平后,
保持点为止。
在RUN / HOLD输入所需的活性可
通过将其连接到所述缓冲振荡器提供
输出。在此模式中,测得的输入值
确定转换时间。
3.2
数字部分
数字部分示于图3-2中,并且包括
时钟振荡器和定标电路,一个12位的二进制
计数器的输出锁存器和TTL兼容三
态输出驱动器, UART握手逻辑,极性,
以上范围内,并且控制逻辑。逻辑电平被称为
以作为高或低。
从输入TTL门驱动应该有3k到5k
拉最大的噪声抑制加电阻。
对于最低功耗,所有输入要
从摆动GND ( LOW)到V + ( HIGH ) 。
3.2.1
状态输出
在一个转换周期,状态输出为高电平
在信号的开头整合和变低单
后从转换的新数据半个时钟周期
已经被存储在输出锁存器(参见图3-1)。
该信号可以被用作一个“数据无效”标志来驱动
中断,或用于监视转换器的状态。
(当状态为低的数据不会改变。 )
3.2.2
MODE INPUT
该转换器的输出模式是由控制
MODE输入。该转换器在其“直接”输出
模式,当模式输入为低电平或悬空。该
输出数据是控制下的直接访问
芯片和字节使能输入(该输入被提供
用下拉电阻,以确保一个低电平时
该引脚保持开路) 。当MODE输入脉冲
高,转换器进入UART握手模式
并输出在2个字节的数据,然后返回到“直接”
模式。当MODE输入保持高电平时,该
在握手模式的转换将输出数据
每一个转换周期的结束。用MODE =
0
(直接总线传输) ,发送的输入应连接到
V + 。 (请参阅“握手模式” 。 )
©
2006年Microchip的科技公司
DS21456C第9页