PIC18F97J60系列
18.0
以太网模块
PIC18F97J60系列器件的所有成员
具有嵌入式以太网控制器模块。这
是一个完整的连接解决方案，其中包括完整的imple-
这两个媒体访问控制（ MAC）的mentations和
物理层收发器（PHY ）模块。两个脉冲
变压器和一些无源元件的
需要微控制器直接连接到
以太网络。
以太网模块符合所有IEEE 802.3的
规格为10 - BaseT连接
双绞线网络。它集成了许多
包过滤机制来限制传入的数据包。它
还提供了一个内部DMA模块用于快速数据
吞吐量和硬件支持的IP校验calcu-
办法第十四。另外还提供了两个LED输出
以指示链路和网络活动。
该模块的简单框图中示出
以太网模块包含五大功能
块：
1.
编码的PHY收发器模块和
解码的模拟数据，其存在于
双绞线接口和发送或接收它
在网络上。
实现IEEE 802.3的MAC模块
标准的MAC逻辑，并提供媒体
独立接口管理（ MIIM ）到
控制PHY 。
用于存储一个独立的8 KB RAM缓冲区
已收到的数据包和数据包
要被发送。
仲裁器来控制访问到RAM缓冲器
当请求从单片机制作
内核，DMA ，发送和接收块。
寄存器接口，其功能如同一个跨
命令和内部状态信号的译码
所述模块和所述微控制器的间
特殊功能寄存器。
2.
3.
4.
5.
图18-1 ：
以太网模块框图
RX
RXBM
苹果
PHY
MII
接口
ch0
DMA和
IP校验和
TPIN +
TX
ch1
TXBM
RX
TPIN-
TX
TPOUT +
TPOUT-
8-Kbyte
以太网的RAM
卜FF器
ARBITER
ch0
ch1
ch2
RXF （过滤器）
ETHERNET
卜FF器
地址
ETHERNET
数据
流量控制
主机接口
MIIM
接口
RBIAS
ETHERNET
缓冲区指针
EDATA
ETHERNET
控制
MIRD / MIWR
MIREGADR
PHY寄存器数据
PHY寄存器地址
单片机的SFR
LEDA / LEDB控制
8
单片机的数据总线
©
2009年Microchip的科技公司
DS39762E第209页
MICROCHIP [ MICROCHIP TECHNOLOGY ]
