MCP3204/3208
3.0
引脚说明
3.7
片选/关断（ CS / SHDN ）
的引脚说明如表3-1所示。
在CS / SHDN引脚用于启动通信
随着设备时拉低，将终止转换
锡安放器件进入低功耗待机模式
拉高。在CS / SHDN引脚必须拉高
之间的转换。
表3-1：
名字
V
DD
DGND
AGND
CH0-CH7
CLK
D
IN
D
OUT
CS / SHDN
V
REF
引脚功能表
功能
+ 2.7V至5.5V电源
数字地
模拟地
模拟输入
串行时钟
在串行数据
串行数据输出
片选/关断输入
参考电压输入
4.0
设备操作
3.1
DGND
数字地连接到内部数字电路。
3.2
AGND
在MCP3204 / 3208 A / D转换器采用传统
SAR架构。在此架构下，一个SAM-
PLE获取对内部采样/保持电容
在开始的第4个上升沿1.5个时钟周期
之后，开始位串行时钟已收到。跟着
降脂采样结束后，设备将使用收集
充电对内部采样/保持电容亲
达斯一个串行的12位数字输出代码。转变
100 ksps的速率是可能的MCP3204 / 3208 。
参见第6.2节“保持最小时钟速率” ，
有关最低时钟速率的信息。通信
化的设备使用的是4线完成，SPI
兼容接口。
模拟地连接到内部模拟电路。
4.1
模拟输入
3.3
CH0 - CH7
模拟量输入通道0 - 7的复
输入。每对通道可被编程为
用作两个独立通道的单端
模式或用作一个伪差分输入，其中
一个信道是IN +和一个信道是IN。看
在编程通讯“ ，为信息
信道的配置。
3.4
串行时钟（CLK ）
SPI时钟引脚用于启动转换，并
时钟输出，因为它在转换发生时的各比特。
参见第6.2节“保持最小时钟速率” ，
有关时钟速率限制。
在MCP3204 / 3208器件提供的选择
配置为模拟输入通道的单端
输入或伪差分对。在MCP3204可
被配置以提供两个伪差分输入
对或4个单端输入，而MCP3208
可以被配置为提供4组伪差分
输入对或8个单端输入。组态
之前每个CON-是作为串行命令的一部分
版本开始。当在伪差分使用
模式中，每个信道对（即，CH0和CH1，CH2和
CH 3等），被编程为IN +和IN-输入端
作为发送到该命令字符串的一部分
装置。 IN +输入范围从IN-至（V
REF
+ IN-
） 。 IN-输入被限定在V± 100 mV的
SS
轨。
IN-输入可用于消除小信号的COM
共模噪声是存在于两个IN +和
IN-输入。
当在伪差分模式时，如果该
IN +上的电压电平等于或小于IN-，则
结果编码为
000h.
如果IN +上的电压
等于或大于{ [Ⅴ
REF
+ （IN- ）] - 1 LSB }，则
输出代码会
FFFh的。
如果IN-的电平
超过1 LSB低于V
SS
，在该电压电平
IN +输入将不得不低于V
SS
看
000h
输出代码。相反，如果IN-比为1 LSB
上述V
SS
，则
FFFH
代码不会被看到，除非
IN +输入电平必须高于V
REF
的水平。
为了使A / D转换器，以满足规范，电荷
保持电容（C
样品
）必须给予足够
这段期间采集到12位精度的电平
1.5个时钟周期的采样时间。模拟输入
模型如图4-1所示。
3.5
串行数据输入（D
IN
)
SPI端口的串行数据输入引脚用于加载
频道配置数据到器件中。
3.6
串行数据输出（D
OUT
)
SPI串行数据输出引脚用于移出
在A / D转换的结果。数据会改变的，
在每个时钟作为转换的下降沿
发生。
©
2007 Microchip的技术公司
DS21298D第13页
MICROCHIP [ MICROCHIP TECHNOLOGY ]
