93LC46/56/66
2.7
写
该
写
指令之后是16比特（或8个
比特）的数据将写入到所述特定网络连接编
地址。在最后一个数据位被放在DI引脚，
CS必须在下一个上升沿之前被拉低
的CLK时钟。 CS的下降沿启动
自定时自动擦除和编程周期。
DO引脚指示的就绪/忙状态
设备如果CS引脚在至少保持了250 ns后所带来的高
低（T
CSL
）和整个写周期的结束之前。
DO为逻辑“ 0”表示编程仍在
进展情况。 DO为逻辑“1 ”表示在寄存器
在特定网络版地址已经写入数据
指定的设备已准备好为另一
指令。
写周期需要每个字典型4毫秒。
DO引脚指示的就绪/忙状态
设备如果CS引脚在至少保持了250 ns后所带来的高
低（T
CSL
）和整个写周期的结束之前。
ERAL周期需要（ 8毫秒典型值） 。
2.9
写入所有（ WRAL ）
该
WRAL
指令将写入整个存储器阵列
在命令中的数据特定网络版。该WRAL
周期完全自定时的，开始于
掉落在CS的边缘。 CLK引脚的时钟不
该设备后，需要进入自动时钟 -
荷兰国际集团模式。该WRAL命令还带有一个自动
马蒂奇ERAL周期为设备。因此，该
WRAL
指令不需要
ERAL
指令而
芯片必须处于EWEN状态。该
WRAL
指令
确保在5V ±10 ％ 。
DO引脚指示的就绪/忙状态
设备如果CS引脚在至少保持了250 ns后所带来的高
低（对外汉语） 。
该WRAL周期为16 ms的典型。
2.8
清除所有（ ERAL ）
该
ERAL
指令将擦除整个存储器阵列
到逻辑“1”状态。 ERAL周期是相同的
擦除周期除了不同的操作码。该
ERAL周期完全自定时的开始
在CS的下降沿。 CLK引脚的时钟是
没有必要的器件已经进入了自我
时钟模式。该
ERAL
指令确保在5V
±10%.
图2-1：
读时序
CS
CLK
DI
1
1
0
An
•••
A0
DO
高-Z
0
Dx
•••
D0
Dx
•••
D0
Dx
•••
D0
2004年Microchip的科技公司
DS21712B第7页
MICROCHIP [ MICROCHIP TECHNOLOGY ]
