24LC21A
表1-2：
AC特性
符号
F
CLK
T
高
T
低
T
R
T
F
T
HD
:
STA
T
SU
:
STA
T
HD
:
DAT
T
SU
:
DAT
T
SU
:
申通快递
T
AA
T
BUF
VCC = 2.5-5.5V
标准模式
分钟。
时钟频率
时钟高电平时间
时钟低电平时间
SDA和SCL上升时间
SDA和SCL下降时间
START条件保持时间
启动条件建立时间
数据输入保持时间
数据输入建立时间
停止条件的建立时间
时钟输出有效
总线空闲时间
—
4000
4700
—
—
4000
4700
0
250
4000
—
4700
马克斯。
100
—
—
1000
300
—
—
—
—
—
3500
—
VCC = 4.5 - 5.5V
快速模式
分钟。
—
600
1300
—
—
600
600
0
100
600
—
1300
马克斯。
400
—
—
300
300
—
—
—
—
—
900
—
千赫
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
单位
备注
参数
在此期限之后的第一个时钟
产生的脉冲
仅与重复
启动条件
T
OF
输出下降时间从V
IH
最低至V
IL
最大
输入滤波器尖峰suppres-牛逼
SP
锡永（ SDA和SCL引脚）
写周期时间
T
WR
发送-only模式参数
输出VCLK有效
T
VAA
VCLK高时间
T
VHIGH
VCLK低电平时间
T
VLOW
VCLK建立时间
T
VHST
VCLK保持时间
T
SPVL
模式转变时
T
VHZ
发射只有电
T
VPU
时间
输入滤波器尖峰suppres-牛逼
SPV
锡永（ VCLK引脚）
耐力
—
注1 ：
2:
3:
4:
—
—
—
—
4000
4700
0
4000
—
0
—
1M
250
50
10
2000
—
—
—
—
1000
—
100
—
20 + 0.1
C
B
—
—
—
600
1300
0
600
—
0
—
1M
250
50
10
1000
—
—
—
—
500
—
100
—
ns
ns
ms
ns
ns
ns
ns
ns
ns
ns
ns
周期
时间总线必须是自由的
新传输之前
可以启动
C
B
≤
100 pF的
字节和页模式
25 ° C， VCC = 5.0V ，座
模式
未经100％测试。 ç
B
=在pF的总线上的总电容。
作为发送器，器件必须提供内部最小延迟时间，以弥补理解过程把网络定义区域
（最低300纳秒） SCL的下降沿，以避免产生意外的启动或停止条件。
合并牛逼
SP
和V
HYS
规格有因施密特触发器输入，其提供噪音和
尖峰抑制。这省去了为T
I
特定网络阳离子标准操作。
该参数没有进行测试，但性能可以保证。对于一个具体的估计耐用
应用程序，请参阅可从Microchip网站获得的Total Endurance™模型
从www.microchip.com 。
©
2008 Microchip的技术公司
DS21160G第3页
MICROCHIP [ MICROCHIP TECHNOLOGY ]
