欢迎访问ic37.com |
会员登录 免费注册
发布采购

PIC18F4520-I/ML 参数 Datasheet PDF下载

PIC18F4520-I/ML图片预览
型号: PIC18F4520-I/ML
PDF下载: 下载PDF文件 查看货源
内容描述: 28 /40/ 44引脚增强型闪存微控制器与10位A / D和纳瓦技术 [28/40/44-Pin Enhanced Flash Microcontrollers with 10-Bit A/D and nanoWatt Technology]
分类和应用: 闪存微控制器和处理器外围集成电路时钟
文件页数/大小: 412 页 / 6898 K
品牌: MICROCHIP [ MICROCHIP ]
 浏览型号PIC18F4520-I/ML的Datasheet PDF文件第346页浏览型号PIC18F4520-I/ML的Datasheet PDF文件第347页浏览型号PIC18F4520-I/ML的Datasheet PDF文件第348页浏览型号PIC18F4520-I/ML的Datasheet PDF文件第349页浏览型号PIC18F4520-I/ML的Datasheet PDF文件第351页浏览型号PIC18F4520-I/ML的Datasheet PDF文件第352页浏览型号PIC18F4520-I/ML的Datasheet PDF文件第353页浏览型号PIC18F4520-I/ML的Datasheet PDF文件第354页  
PIC18F2420/2520/4420/4520  
FIGURE 26-12:  
PARALLEL SLAVE PORT TIMING (PIC18F4420/4520)  
RE2/CS  
RE0/RD  
RE1/WR  
65  
RD<7:0>  
62  
64  
63  
Note:  
Refer to Figure 26-5 for load conditions.  
TABLE 26-13: PARALLEL SLAVE PORT REQUIREMENTS (PIC18F4420, PIC18F4520)  
Param.  
Symbol  
Characteristic  
Min  
Max Units  
Conditions  
No.  
62  
TdtV2wrH  
Data In Valid before WR or CS (setup  
time)  
20  
ns  
63  
TwrH2dtI  
WR or CS to Data–In  
Invalid (hold time)  
PIC18FXXXX  
20  
ns  
PIC18LFXXXX 35  
ns VDD = 2.0V  
64  
65  
66  
TrdL2dtV  
TrdH2dtI  
TibfINH  
RD and CS to Data–Out Valid  
RD or CS to Data–Out Invalid  
10  
80  
ns  
ns  
30  
Inhibit of the IBF Flag bit being Cleared from  
3 TCY  
WR or CS ↑  
DS39631E-page 348  
© 2008 Microchip Technology Inc.  
 复制成功!