多量程（ ± 10V ， ± 5V ， + 10V ， + 5V ） ，
单+ 5V ，12位DAS ，8 + 4总线接口
______________________________________________________________Pin说明
针
1
2
3
4
5
6
7–10
11
12
13
14
15
16–23
24
25
名字
CLK
CS
WR
RD
HBEN
SHDN
D7–D4
D3/D11
D2/D10
D1/D9
D0/D8
AGND
CH0–CH7
INT
REFADJ
功能
时钟输入。在外部时钟模式下，驾驶CLK与TTL / CMOS兼容的时钟。在内部时钟模式下，
放置一个电容从这个引脚到地来设置内部时钟频率; ˚F
CLK
= 1.56MHz典型的有
C
CLK
= 100pF的。
片选信号，低电平有效。
当CS为低电平时，在内部采集模式，在WR的上升沿在配置数据锁存器并启动
收购加一个转换周期。当CS为低时，在外部获取方式下，在第一个上升沿
WR开始收购和WR第二个上升沿结束采集和启动转换周期。
当CS为低时，在RD的下降沿使在数据总线上读出操作。
用于复用的12位转换结果。当高， 4个MSB被多路复用的数据总线上;
低时，低8位可上车。
关机。使器件进入完全掉电（ FULLPD ）模式时拉低。
三态数字I / O
三态数字I / O 。 D3输出（ HBEN =低） ， D11输出（ HBEN =高） 。
三态数字I / O 。 D2输出（ HBEN =低） ， D10输出（ HBEN =高） 。
三态数字I / O 。 D1输出（ HBEN =低） ， D9输出（ HBEN =高） 。
三态数字I / O 。 D0输出（ HBEN =低） ， D8输出（ HBEN =高） 。 D0 = LSB 。
模拟地
模拟输入通道
INT变为低电平时，转换完成后，输出数据已准备就绪。
带隙电压基准输出/外部调节引脚。绕过一个0.01μF的电容到AGND 。连
到V
DD
使用在REF引脚上的外部参考时。
基准缓冲输出/ ADC参考输入。在内部基准模式下，基准缓冲器提供
4.096V标称输出，外部可调的REFADJ 。在外部基准模式，禁止内部
拉REFADJ到V缓冲
DD
.
+ 5V电源。旁路电容0.1μF至AGND 。
数字地
MAX197
26
27
28
REF
V
DD
DGND
+5V
+5V
510k
100k
0.01µF
24k
一。高Z到V
OH
和V
OL
到V
OH
REFADJ
3k
C
负载
3k
MAX197
D
OUT
D
OUT
C
负载
B 。高Z到V
OL
和V
OH
到V
OL
图1.参考，调整线路
图2.负载电路的启用时间
7
_______________________________________________________________________________________
MAXIM [ MAXIM INTEGRATED PRODUCTS ]
