欢迎访问ic37.com |
会员登录 免费注册
发布采购

GAL20RA10B-10LJ 参数 Datasheet PDF下载

GAL20RA10B-10LJ图片预览
型号: GAL20RA10B-10LJ
PDF下载: 下载PDF文件 查看货源
内容描述: 高速异步E2CMOS PLD通用阵列Logic⑩ [High-Speed Asynchronous E2CMOS PLD Generic Array Logic⑩]
分类和应用: 可编程逻辑器件输入元件时钟
文件页数/大小: 15 页 / 241 K
品牌: LATTICE [ LATTICE SEMICONDUCTOR ]
 浏览型号GAL20RA10B-10LJ的Datasheet PDF文件第4页浏览型号GAL20RA10B-10LJ的Datasheet PDF文件第5页浏览型号GAL20RA10B-10LJ的Datasheet PDF文件第6页浏览型号GAL20RA10B-10LJ的Datasheet PDF文件第7页浏览型号GAL20RA10B-10LJ的Datasheet PDF文件第9页浏览型号GAL20RA10B-10LJ的Datasheet PDF文件第10页浏览型号GAL20RA10B-10LJ的Datasheet PDF文件第11页浏览型号GAL20RA10B-10LJ的Datasheet PDF文件第12页  
Specifications
GAL20RA10
Switching Waveforms
INPUT or
I/O FEEDBACK
VALID INPUT
INPUT or
I/O FEEDBACK
VALID INPUT
t
pd
COMBINATORIAL
OUTPUT
CLK
t
su
VALID CLOCK
t
h
VALID CLOCK
t
co
REGISTERED
OUTPUT
Combinatorial Output
INPUT or
I/O FEEDBACK
Registered Output
t
dis
OUTPUT
t
en
INPUT or
I/O FEEDBACK
VALID INPUT
t
ar
Q-OUTPUT OF
REGISTER
Input or I/O to Output Enable/Disable
t
wh
CLK
t
wl
REGISTERED
OUTPUT PIN
t
ap
Clock Width
t
wp
PL
Q-OUTPUT OF
REGISTER
REGISTERED
OUTPUT PIN
t
sp
ALL I/O
PINS
t
hp
Asynchronous Reset and Preset
INPUT or
I/O FEEDBACK
DRIVING AP or AR
CLK
VALID INPUT
Parallel Preload
t
apw/arw
t
apr/arr
OE
Asynchronous Reset and Preset Recovery
t
dis
OUTPUT
t
en
OE
to Enable / Disable
8