欢迎访问ic37.com |
会员登录 免费注册
发布采购

GAL20XV10B-15LJ 参数 Datasheet PDF下载

GAL20XV10B-15LJ图片预览
型号: GAL20XV10B-15LJ
PDF下载: 下载PDF文件 查看货源
内容描述: 高速E2CMOS PLD通用阵列逻辑 [High-Speed E2CMOS PLD Generic Array Logic]
分类和应用:
文件页数/大小: 14 页 / 235 K
品牌: LATTICE [ LATTICE SEMICONDUCTOR ]
 浏览型号GAL20XV10B-15LJ的Datasheet PDF文件第6页浏览型号GAL20XV10B-15LJ的Datasheet PDF文件第7页浏览型号GAL20XV10B-15LJ的Datasheet PDF文件第8页浏览型号GAL20XV10B-15LJ的Datasheet PDF文件第9页浏览型号GAL20XV10B-15LJ的Datasheet PDF文件第11页浏览型号GAL20XV10B-15LJ的Datasheet PDF文件第12页浏览型号GAL20XV10B-15LJ的Datasheet PDF文件第13页浏览型号GAL20XV10B-15LJ的Datasheet PDF文件第14页  
Specifications GAL20XV10  
Switching Waveforms  
INPUT or  
I/O FEEDBACK  
VALID INPUT  
s u  
INPUT or  
I/O FEEDBACK  
VALID INPUT  
pd  
t
th  
t
CLK  
t
c o  
COMBINATORIAL  
OUTPUT  
REGISTERED  
OUTPUT  
1/  
f
m a x  
Combinatorial Output  
(external fdbk)  
Registered Output  
INPUT or  
I/O FEEDBACK  
OE  
dis  
t
en  
t
t
dis  
ten  
OUTPUT  
OUTPUT  
Input or I/O Feedback to Enable/Disable  
OE to Output Enable/Disable  
CLK  
t
w l  
t
w h  
1/ max (internal fdbk)  
f
CLK  
cf  
su  
t
t
REGISTERED  
FEEDBACK  
Clock Width  
fmax with Feedback  
Input/Output Equivalent Schematics  
PIN  
PIN  
Feedback  
Active Pull-up  
Circuit  
Vcc  
(Vref Typical = 3.2V)  
Active Pull-up  
Circuit  
(Vref Typical = 3.2V)  
Vcc  
Tri-State  
Control  
Vref  
Vcc  
Vcc  
Vref  
ESD  
Protection  
Circuit  
Data  
Output  
PIN  
PIN  
ESD  
Protection  
Circuit  
Feedback  
(To Input Buffer)  
Typical Input  
Typical Output  
10