欢迎访问ic37.com |
会员登录 免费注册
发布采购

ECP2-35 参数 Datasheet PDF下载

ECP2-35图片预览
型号: ECP2-35
PDF下载: 下载PDF文件 查看货源
内容描述: LatticeECP2 / M系列数据表 [LatticeECP2/M Family Data Sheet]
分类和应用:
文件页数/大小: 386 页 / 2475 K
品牌: LATTICE [ LATTICE SEMICONDUCTOR ]
 浏览型号ECP2-35的Datasheet PDF文件第71页浏览型号ECP2-35的Datasheet PDF文件第72页浏览型号ECP2-35的Datasheet PDF文件第73页浏览型号ECP2-35的Datasheet PDF文件第74页浏览型号ECP2-35的Datasheet PDF文件第76页浏览型号ECP2-35的Datasheet PDF文件第77页浏览型号ECP2-35的Datasheet PDF文件第78页浏览型号ECP2-35的Datasheet PDF文件第79页  
DC and Switching Characteristics  
LatticeECP2/M Family Data Sheet  
Lattice Semiconductor  
LatticeECP2/M External Switching Characteristics9 (Continued)  
Over Recommended Operating Conditions  
-7  
-6  
-5  
Parameter  
Description  
Device  
LFE2-6  
Min.  
1.00  
1.00  
1.00  
1.00  
1.00  
1.00  
1.00  
1.00  
1.00  
1.00  
1.00  
1.80  
1.80  
1.80  
1.80  
1.80  
1.80  
1.80  
1.80  
1.90  
1.90  
2.00  
0.00  
0.00  
0.00  
0.00  
0.00  
0.00  
0.00  
0.00  
0.00  
0.00  
0.00  
Max.  
Min.  
1.20  
1.20  
1.20  
1.20  
1.20  
1.20  
1.20  
1.20  
1.20  
1.20  
1.20  
2.00  
2.00  
2.00  
2.00  
2.00  
2.00  
2.00  
2.00  
2.10  
2.10  
2.20  
0.00  
0.00  
0.00  
0.00  
0.00  
0.00  
0.00  
0.00  
0.00  
0.00  
0.00  
Max.  
Min.  
1.40  
1.40  
1.40  
1.40  
1.40  
1.40  
1.40  
1.40  
1.40  
1.40  
1.40  
2.20  
2.20  
2.20  
2.20  
2.20  
2.20  
2.20  
2.20  
2.30  
2.30  
2.40  
0.00  
0.00  
0.00  
0.00  
0.00  
0.00  
0.00  
0.00  
0.00  
0.00  
0.00  
Max.  
Units  
ns  
ns  
ns  
ns  
ns  
ns  
ns  
ns  
ns  
ns  
ns  
ns  
ns  
ns  
ns  
ns  
ns  
ns  
ns  
ns  
ns  
ns  
ns  
ns  
ns  
ns  
ns  
ns  
ns  
ns  
ns  
ns  
ns  
LFE2-12  
LFE2-20  
LFE2-35  
LFE2-50  
LFE2-70  
LFE2M20  
LFE2M35  
LFE2M50  
LFE2M70  
LFE2M100  
LFE2-6  
Clock to Data Hold - PIO Input  
Register  
t
t
t
HPLL  
LFE2-12  
LFE2-20  
LFE2-35  
LFE2-50  
LFE2-70  
LFE2M20  
LFE2M35  
LFE2M50  
LFE2M70  
LFE2M100  
LFE2-6  
Clock to Data Setup - PIO Input  
Register with Data Input Delay  
SU_DELPLL  
LFE2-12  
LFE2-20  
LFE2-35  
LFE2-50  
LFE2-70  
LFE2M20  
LFE2M35  
LFE2M50  
LFE2M70  
LFE2M100  
Clock to Data Hold - PIO Input  
Register with Input Data Delay  
H_DELPLL  
DDR I/O Pin Parameters2  
t
t
t
t
f
Data Valid After DQS (DDR Read) ECP2/M  
Data Hold After DQS (DDR Read) ECP2/M  
Data Valid Before DQS (DDR Write) ECP2/M  
0.225  
0.225  
0.225  
UI  
UI  
DVADQ  
DVEDQ  
DQVBS  
DQVAS  
MAX_DDR  
0.640  
0.250  
0.250  
95  
0.640  
0.250  
0.250  
95  
0.640  
0.250  
0.250  
95  
UI  
Data Valid After DQS (DDR Write)  
ECP2/M  
ECP2/M  
UI  
DDR Clock Frequency6  
200  
166  
133  
MHz  
DDR2 I/O Pin Parameters3  
t
t
Data Valid After DQS (DDR Read) ECP2/M  
Data Hold After DQS (DDR Read) ECP2/M  
0.225  
0.225  
0.225  
UI  
UI  
DVADQ  
DVEDQ  
0.640  
0.640  
0.640  
3-23  
 复制成功!