欢迎访问ic37.com |
会员登录 免费注册
发布采购

1032E-80LJ 参数 Datasheet PDF下载

1032E-80LJ图片预览
型号: 1032E-80LJ
PDF下载: 下载PDF文件 查看货源
内容描述: 高密度可编程逻辑 [High-Density Programmable Logic]
分类和应用: 可编程逻辑
文件页数/大小: 16 页 / 213 K
品牌: LATTICE [ LATTICE SEMICONDUCTOR ]
 浏览型号1032E-80LJ的Datasheet PDF文件第5页浏览型号1032E-80LJ的Datasheet PDF文件第6页浏览型号1032E-80LJ的Datasheet PDF文件第7页浏览型号1032E-80LJ的Datasheet PDF文件第8页浏览型号1032E-80LJ的Datasheet PDF文件第10页浏览型号1032E-80LJ的Datasheet PDF文件第11页浏览型号1032E-80LJ的Datasheet PDF文件第12页浏览型号1032E-80LJ的Datasheet PDF文件第13页  
Specifications ispLSI and pLSI 1032E  
1
Internal Timing Parameters  
-125  
MIN. MAX. MIN. MAX.  
-100  
PARAM.  
#
DESCRIPTION  
UNITS  
Outputs  
1.3  
9.9  
4.3  
4.3  
2.7  
2.0  
10.0  
5.1  
49 Output Buffer Delay  
ns  
ns  
ns  
ns  
ns  
t
t
t
t
t
ob  
50 Output Buffer Delay, Slew Limited Adder  
51 I/O Cell OE to Output Enabled  
52 I/O Cell OE to Output Disabled  
53 Global OE  
sl  
oen  
odis  
goe  
5.1  
3.9  
Clocks  
1.4  
1.4  
1.8  
0.0  
1.8  
1.5  
1.5  
1.8  
0.0  
1.8  
1.4  
1.4  
0.8  
0.0  
0.8  
1.5  
1.5  
0.8  
0.0  
0.8  
54 Clk Delay, Y0 to Global GLB Clk Line (Ref. clk)  
55 Clk Delay, Y1 or Y2 to Global GLB Clk Line  
56 Clk Delay, Clock GLB to Global GLB Clk Line  
57 Clk Delay, Y2 or Y3 to I/O Cell Global Clk Line  
58 Clk Delay, Clk GLB to I/O Cell Global Clk Line  
ns  
ns  
ns  
ns  
ns  
t
t
t
t
t
gy0  
gy1/2  
gcp  
ioy2/3  
iocp  
Global Reset  
2.8  
4.3  
59 Global Reset to GLB and I/O Registers  
ns  
tgr  
Table 2-0037A/1032E  
1. Internal Timing Parameters are not tested and are for reference only.  
9