欢迎访问ic37.com |
会员登录 免费注册
发布采购

ADC0804LCN 参数 Datasheet PDF下载

ADC0804LCN图片预览
型号: ADC0804LCN
PDF下载: 下载PDF文件 查看货源
内容描述: 8位,微处理器兼容, A / D转换器 [8-Bit, Microprocessor- Compatible, A/D Converters]
分类和应用: 转换器微处理器光电二极管
文件页数/大小: 16 页 / 252 K
品牌: INTERSIL [ INTERSIL CORPORATION ]
 浏览型号ADC0804LCN的Datasheet PDF文件第7页浏览型号ADC0804LCN的Datasheet PDF文件第8页浏览型号ADC0804LCN的Datasheet PDF文件第9页浏览型号ADC0804LCN的Datasheet PDF文件第10页浏览型号ADC0804LCN的Datasheet PDF文件第12页浏览型号ADC0804LCN的Datasheet PDF文件第13页浏览型号ADC0804LCN的Datasheet PDF文件第14页浏览型号ADC0804LCN的Datasheet PDF文件第15页  
ADC0802 , ADC0803 , ADC0804
5V
(V
REF
)
R
R
6
20
+
10µF
满量程调整
满量程调整可通过施加一作
差分输入电压为1
1
/
2
LSB的从下
所需的模拟满刻度电压范围,然后调
在V的量值
REF
/ 2输入(引脚9),用于将数字输出
代码是刚刚从1111 1110更改为1111 1111 。
当抵消了零和使用范围,调整V
REF
/2
电压,满量程调整是由输入V制作
MLN
于V
IN ( - )
在A / D的输入端和将电压施加到所述
V
IN (+)
输入其由下式给出:
(
V
最大
V
)
V
IN
(
+
)
f
SADJ
=
V
最大
1.5
-----------------------------------------
,
256
V
IN
±5V
V
IN (+)
V+
ADC0802-
ADC0804
7
V
IN ( - )
图15.搬运
±5V
模拟输入范围
其中:
V
最大
=模拟输入范围的高端,
V
=模拟范围的低端(偏移量为零)。
(两者都是以地为参考。 )
时钟选项
对于A / D转换的时钟可以从外部源来导出
如CPU时钟或外部RC网络可以
加入到提供自同步。在CLK IN(引脚4 )使
用施密特触发器的,如图16 。
参考精度要求
该转换器可以在一个伪比率进行操作
模式或绝对模式。在比率量度转换器的应用
系统蒸发散,基准电压的幅度是在一因子
源换能器的两个输出端和输出
因此,在A / D转换器,并取消了在音响纳尔digi-
TAL输出代码。从绝对数字转换应用,无论是
初始值与基准的温度稳定性
电压是重要的准确性因素的操作
A / D转换器。对于V
REF
2.5V标称值/ 2的电压,
初始误差
±10mV
将导致的转换误差
±1
LSB由于2在V的增益
REF
/ 2输入。在降低
跨度的应用中,初始值和稳定性
V
REF
/ 2输入电压变得更加重要。为
例如,如果该跨度减小到2.5V ,模拟输入LSB的
电压值被从20mV (5V相应地减小
跨度)为10mV的1 LSB在V
REF
/ 2输入变为
为5mV 。如可以看到的,这降低了所允许的初始容
基准电压和ANCE需要相应地
少的绝对改变量随温度的变化。注意
跨度大于2.5V的地方就小,甚至更严格的要求,
初始精度的参考源和稳定性。
在一般情况下,基准电压需要一个初始
调整。由于基准的值不正确的错误
在A / D转换功能的电压显示为满量程误差
化。集成电路电压调节器可用于如果所述引用
环境温度的变化并不过分。
零误差
在A / D转换器的零不需要调整。如果
最小的模拟输入电压值,V
LN( MLN )
,不接地,一
零偏移可以做到的。该转换器可以使输出
0000 0000这个最小输入电压偏压的数字代码
荷兰国际集团的A / D V
IN ( - )
输入这个V
LN( MLN )
值(见应用
部分) 。这是利用A / D转换的差动模式操作。
在A / D转换器的零误差涉及到的位置
的传递函数的第一个网络连接立管,并且可以通过被测量
接地V
IN ( - )
输入和施加小幅度
正电压至V
IN (+)
输入。零误差的区别
实际的直流输入电压,这是必要的间
只是导致输出数字代码转换,从0000到0000
0000 0001与理想
1
/
2
LSB值(
1
/
2
LSB = 9.8mV的
V
REF
/2 = 2.500V).
CLK ř
19
R
CLK IN
C
ADC0802-
ADC0804
4
f
CLK
1
1.1 RC
R
10kΩ
CLK
图16.自同步A / D转换
高容性或CLK ř引脚的直流装载应
避免,因为这会扰乱正常的转换操作。
载荷小于50pF的,如驱动多达7的A / D转换器
从1转换器的一个CLK ř引脚的时钟输入端,是
允许的。对于较大的时钟线加载, CMOS或低功率
TTL缓冲器或PNP输入逻辑应该用来最小化
装在CLK引脚ř (不使用标准的TTL缓冲器) 。
重新启动时转换
如果A / D重新启动( CS和WR变低和高回报)
在转换过程中,转换器被复位,并且一个新的转换
版本被启动。输出数据锁存器,如果不更新
转换正在进行中未完成。从该数据
前一次转换留在这个锁。
连续转换
在本申请中,CS输入接地,并且在WR
输入连接到INTR输出。这WR和INTR节点
应暂时强制为逻辑低电平下一个加电
向上循环,以确保电路的运行。参见图17的详细信息。
6-15