欢迎访问ic37.com |
会员登录 免费注册
发布采购

5962R9582401VQC 参数 Datasheet PDF下载

5962R9582401VQC图片预览
型号: 5962R9582401VQC
PDF下载: 下载PDF文件 查看货源
内容描述: 抗辐射的8位CMOS微处理器 [Radiation Hardened 8-Bit CMOS Microprocessor]
分类和应用: 外围集成电路微处理器
文件页数/大小: 19 页 / 162 K
品牌: INTERSIL [ INTERSIL CORPORATION ]
 浏览型号5962R9582401VQC的Datasheet PDF文件第2页浏览型号5962R9582401VQC的Datasheet PDF文件第3页浏览型号5962R9582401VQC的Datasheet PDF文件第4页浏览型号5962R9582401VQC的Datasheet PDF文件第5页浏览型号5962R9582401VQC的Datasheet PDF文件第7页浏览型号5962R9582401VQC的Datasheet PDF文件第8页浏览型号5962R9582401VQC的Datasheet PDF文件第9页浏览型号5962R9582401VQC的Datasheet PDF文件第10页  
特定网络阳离子HS- 80C85RH
表2. AC电气性能特性(续)
A组
9, 10, 11
9, 10, 11
9, 10, 11
9, 10, 11
9, 10, 11
9, 10, 11
9, 10, 11
9, 10, 11
9, 10, 11
9, 10, 11
9, 10, 11
9, 10, 11
9, 10, 11
9, 10, 11
9, 10, 11
9, 10, 11
9, 10, 11
9, 10, 11
9, 10, 11
9, 10, 11
9, 10, 11
9, 10, 11
9, 10, 11
9, 10, 11
9, 10, 11
9, 10, 11
9, 10, 11
9, 10, 11
9, 10, 11
范围
温度
-55
o
C, +25
o
C, +125
o
C
-55
o
C, +25
o
C, +125
o
C
-55
o
C, +25
o
C, +125
o
C
-55
o
C, +25
o
C, +125
o
C
-55
o
C, +25
o
C, +125
o
C
-55
o
C, +25
o
C, +125
o
C
-55
o
C, +25
o
C, +125
o
C
-55
o
C, +25
o
C, +125
o
C
-55
o
C, +25
o
C, +125
o
C
-55
o
C, +25
o
C, +125
o
C
-55
o
C, +25
o
C, +125
o
C
-55
o
C, +25
o
C, +125
o
C
-55
o
C, +25
o
C, +125
o
C
-55
o
C, +25
o
C, +125
o
C
-55
o
C, +25
o
C, +125
o
C
-55
o
C, +25
o
C, +125
o
C
-55
o
C, +25
o
C, +125
o
C
-55
o
C, +25
o
C, +125
o
C
-55
o
C, +25
o
C, +125
o
C
-55
o
C, +25
o
C, +125
o
C
-55
o
C, +25
o
C, +125
o
C
-55
o
C, +25
o
C, +125
o
C
-55
o
C, +25
o
C, +125
o
C
-55
o
C, +25
o
C, +125
o
C
-55
o
C, +25
o
C, +125
o
C
-55
o
C, +25
o
C, +125
o
C
-55
o
C, +25
o
C, +125
o
C
-55
o
C, +25
o
C, +125
o
C
-55
o
C, +25
o
C, +125
o
C
75
125
250
150
575
60
575
-
-
90
-
-
-
-
75
150
125
675
-
200
-
120
375
550
-
-
250
150
-
最大
-
-
-
-
-
-
-
375
375
-
0
300
0
375
-
-
-
-
350
-
175
-
-
-
0
0
-
-
50
单位
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
参数
A8-15有效ALE的后缘前(注5 )
A0-7有效ALE的后缘前
READY有效期从地址
有效
地址( A8-15 )有效控制后,
宽度控制低( RD , WR , INTA )的边缘的
ALE
尾随控制边缘到ALE前缘
数据有效到写后缘
HLDA到公交启用
总线浮动HLDA后
HLDA有效到CLK的后缘
HOLD保持时间
HOLD建立时间CLK的后缘
INTR保持时间
INTR , RST和TRAP建立时间下降
CLK的边缘
ALE地址后保持时间
尾随ALE的边缘,以控制前缘
ALE低在CLK高
ALE有效数据在读
ALE有效数据写入时
ALE宽度
ALE就绪稳定
阅读后缘重新启用AD-
连衣裙
READ (或INTA)有效数据
控制后缘的下一个前沿
控制
数据保持时间读INTA后
READY保持时间
READY建立时间CLK前缘
数据有效的写的下降沿以后
领先WRITE边缘到数据有效
注意事项:
符号
TAL
TALL
tary
TCA
TCC
TCL
TDW
tHABE
tHABF
tHACK
tHDH
THDS
TINH
TLA
TLC
TLCK
TLDR
tLDW
TLL
tLRY
TRAE
TRD
TRV
TRDH
tRYH
改掉
TWD
tWDL
1.输出定时测量用纯容性负载, CL = 150pF的
2. VDD = 4.75V , VIH = 4.25V , VIL = 0.8V
3.延迟时间是衡量一个1MHz的时钟。一种算法用来将延迟插入AC定时转换上面带有TCYC = 500ns的。
4,如上面所示,以保证处理器系统定时交流表进行测试。
5. A8 - A15地址规范也适用于IO / M , S0和S1除了A8 - A15是不确定的期间T4 -T6关周期,而IO / M ,
所以,与S1是稳定的。
规格编号
6
518054