ICS1523
视频时钟合成器与我
2
C可编程延迟
第5节
寄存器组详细
注6 - ICP - 电荷泵电流
寄存器约定
0xY ： Z =寄存器指数Y（十六进制） ，位位Z
0xY位：Z 〜 Q =寄存器指数Y（十六进制） ，位Z到Q
注3-海岸 - 电荷泵启用/禁用
0x1
位2 = 0
000
001
010
011
100
101
110
111
电荷泵电流（ μA ）
1
2
4
8 （典型的内部过滤器值）
16
32
64
版权所有
CP_POL
00
x1
10
CPEN
电荷泵启用如果...
COAST （引脚5 ） = 1
始终处于启用状态（默认）
COAST （引脚5 ） = 0
0x0:1~0
的海岸输入可以用来禁止充电
垂直消隐期间，如果输入时泵
在此期间， HSYNC输入改变频率。该
电荷泵是异步和禁用
同步地对第二输入重新启用的HSYNC
禁止信号后变为无效。该引脚可
连接到VSYNC或拉至任一供电轨，如果未使用。
注4 - LOCK / REF功能
增大电荷泵电流使环路
响应速度更快，提高了环路带宽。典型的
使用内置环路滤波器，当值是011 。
注7 - VCO分频器
为0x1 ： 5,4位
00
01
10
11
VCO分频器
2 （默认）
4
8
16
EnPLS
0x0
位7-6
00
01
10
11
-
IN_SEL
0x7bit 7 LOCK / REF输出
-
-
-
0
0
PLL锁定= 1否则为0
版权所有
帖子施密特触发器
HSYNC （引脚7 ） XOR
REF_Pol （为0x0 ：2）的
F
OSC
/ （ OSC _DIV 2 ）
这是用来保持所述VCO以更快的速度运行
甚至当输出频率是低的。
VCO速度=输出频率* VCO倍线器
注8 - DPA偏移范围
0x5
1-0位
＃ DPA延迟
元件（四）
时钟范围（MHz ）
0x4
5-0位
最小最大
马克斯。 （H ）
11
1
00
注5 CLK输出分
01
10
11
16
32
0F
1F
版权所有
48
24
160
80
为0x6位7,6
00
01
10
11
CLK分频器
1（默认）
2
4
8
64
3F
12
40
使用高于160 MHz的达尔富尔和平协议不推荐使用。
设置DPA_OS = 0的速度超过160 MHz到
绕过DPA 。
SSTL_3 CLK频率。 =输出频率。 / CLK分频器
MDS 1523 ÿ
集成电路系统
8
525马街，圣何塞，加利福尼亚95126
电话：（ 408 ） 297-1201
修订版110905
www.icst.com
ICS [ INTEGRATED CIRCUIT SYSTEMS ]
