初步
集成
电路
系统公司
ICS853054
4:1, D
。微分
-
TO
-3.3V
OR
2.5V
LVPECL / ECL ç
LOCK
M
ULTIPLEXER
F
EATURES
•
高速4 ： 1多路复用器差
•
一个差分3.3V或2.5V的LVPECL输出
•
四个可选的差分PCLK ， nPCLK输入
•
PCLKx ， nPCLKx对可以接受以下
差分输入级： LVPECL ， LVDS ， CML ， SSTL
•
最大输出频率： 3.2GHz的
•
转换任何单端输入信号，以
LVPECL电平与nPCLKx输入电阻偏置
•
部分到部分歪斜：待定
•
传播延迟： 465ps （典型值）
•
附加相位抖动， RMS ： 0.238ps （典型值）
•
LVPECL模工作电压范围：
V
CC
= 2.375V至3.465V ，V
EE
= 0V
•
ECL模工作电压范围：
V
CC
= 0V, V
EE
= -3.465V至-2.375V
•
-40 ° C至85°C的工作环境温度
•
可在标准和无铅符合RoHS标准
套餐
G
ENERAL
D
ESCRIPTION
该ICS853054是一个4：1的差分到3.3V或
2.5V LVPECL / ECL时钟多路复用器，该
HiPerClockS ™
可以运行在高达2.5GHz的，是一员
在HiPerClockS ™系列高性能的
从ICS时钟解决方案。该ICS853054有4个
可选的差分时钟输入。该PCLKx ， nPCLKx IN-
把对可以接受LVPECL ， LVDS ， CML或SSTL水平。
全差分架构和低传输
延迟使其非常适用于时钟分配电路。该
选择引脚具有内部下拉电阻。该SEL1引脚
最显著位和施加给该二进制数
选择引脚选择相同编号的数据输入（即， 00
选择PCLK0 ， nPCLK0 ） 。
IC
S
B
LOCK
D
IAGRAM
PCLK0
nPCLK0
PCLK1
nPCLK1
PCLK2
nPCLK2
PCLK3
nPCLK3
00
P
IN
A
SSIGNMENT
PCLK0
nPCLK0
PCLK1
nPCLK1
V
CC
SEL0
SEL1
V
EE
1
2
3
4
5
6
7
8
16
15
14
13
12
11
10
9
V
CC
Q
nQ
V
EE
nPCLK3
PCLK3
nPCLK2
PCLK2
01
Q
nQ
10
ICS853054
16引脚TSSOP
4.4毫米X 5.0毫米X 0.92毫米包体
G封装
顶视图
11
SEL1
SEL0
本文提供的初步信息代表了原型或试生产的产物。所提到的特征是基于初始
产品特性。集成电路系统公司（ ICS）保留更改任何电路或规格，恕不另行通知。
853054AG
www.icst.com/products/hiperclocks.html
REV 。一2006年1月5日
1
ICS [ INTEGRATED CIRCUIT SYSTEMS ]
