初步
集成
电路
系统公司
ICS853054
4:1, D
。微分
-
TO
-3.3V
OR
2.5V
LVPECL / ECL ç
LOCK
M
ULTIPLEXER
gested这里仅仅是示例。如果驾驶员是从另一
供应商，使用他们的终端建议。请CON组
SULT与驱动部件的供应商以确认
驱动程序终止要求。
LVPECL ç
LOCK
I
NPUT
I
覆盖整个院落
在PCLK / nPCLK接受LVPECL ， CML ， SSTL等
差分信号。双方V
摇摆
和V
OH
必须满足V
PP
和V
CMR
输入要求。
图2A至2E
显示接口
为HiPerClockS PCLK / nPCLK输入的人脸的例子驱动
通过最普通的驱动类型。输入接口伊赛格
3.3V
3.3V
3.3V
R1
50
CML
ZO = 50欧姆
PCLK
ZO = 60欧姆
2.5V
2.5V
3.3V
R3
120
SSTL
ZO = 60欧姆
PCLK
R4
120
R2
50
ZO = 50欧姆
NPCLK
HiPerClockS
PCLK / nPCLK
NPCLK
HiPerClockS
PCLK / nPCLK
R1
120
R2
120
F
IGURE
2A 。 ħ
I
P
ER
C
LOCK
S PCLK / nPCLK我
NPUT
D
四分五裂
通过
CML ð
河
F
IGURE
2B 。 ħ
I
P
ER
C
LOCK
S PCLK / nPCLK我
NPUT
D
四分五裂
通过
SSTL
IN
D
河
3.3V
3.3V
3.3V
R3
125
ZO = 50欧姆
PCLK
ZO = 50欧姆
NPCLK
LVPECL
R1
84
R2
84
HiPerClockS
输入
ZO = 50欧姆
R5
100
C2
3.3V
ZO = 50欧姆
LVDS
C1
3.3V
3.3V
R3
1K
R4
1K
PCLK
R4
125
NPCLK
HiPerClockS
PCL K / N PC LK
R1
1K
R2
1K
F
IGURE
2C 。 ħ
I
P
ER
C
LOCK
S PCLK / nPCLK我
NPUT
D
四分五裂
通过
3.3V LVPECL ð
河
F
IGURE
2D 。 ħ
I
P
ER
C
LOCK
S PCLK / nPCLK我
NPUT
D
四分五裂
通过
3.3V LVDS ð
河
3.3V
3.3V
3.3V
3.3V LVPECL
ZO = 50欧姆
C1
R3
84
R4
84
PCLK
ZO = 50欧姆
C2
NPCLK
HiPerClockS
PCLK / nPCLK
R5
100 - 200
R6
100 - 200
R1
125
R2
125
F
IGURE
2E 。 ħ
I
P
ER
C
LOCK
S PCLK / nPCLK我
NPUT
D
四分五裂
通过
3.3V LVPECL ð
河流
AC - C
OUPLE
853054AG
www.icst.com/products/hiperclocks.html
8
REV 。一2006年1月5日
ICS [ INTEGRATED CIRCUIT SYSTEMS ]
