集成
电路
系统公司
ICS8305I
L
OW
S
KEW
, 1-
TO
-4, M
ULTIPLEXED
D
。微分
/
LVCMOS-
TO
-LVCMOS / LVTTL ˚F
ANOUT
B
UFFER
T
ABLE
5B 。 AC - C
极特
,
V
DD
= 3.3V ± 5%, V
DDO
= 2.5V ±5% ,T
A
= -40°C
TO
85°C
符号参数
f
最大
输出频率
LVCMOS_CLK ;
传播延迟,注意1A
从低到高
CLK , NCLK ;
注1B
输出偏斜;注2: 6
帕吨至帕吨倾斜;注3 ,第6
缓冲添加剂相位抖动, RMS ;
参考相加相位抖动部分,
注5
输出上升/下降时间
输出占空比
输出使能时间;注4
测试条件
参考= CLK / NCLK
参考= LVCMOS_CLK
1.75
测量上升沿
最低
典型
最大
350
300
2.95
40
800
0.04
20 %至80%
ƒ≤ 166MHz的
˚F > 166MHz的
100
45
42
700
55
58
5
单位
兆赫
兆赫
ns
ps
ps
ps
ps
%
%
ns
tp
LH
t
SK ( O)
t
SK (PP)的
吨JIT
t
R
/ t
F
O DC
t
EN
输出禁止时间;注4
5
ns
t
DIS
注1A :从V测
DD
输入到V / 2的
DDO
输出的/ 2 。
注1B :从差分输入交叉点V测量
DDO
输出的/ 2 。
注2 :定义为输出之间的偏移,在相同的电源电压,并以相等的负载条件。测量V
DDO
/2.
注3 :定义为扭曲在不同的设备输出操作相同的电源电压之间
以同样的负载条件。使用相同类型的输入的每一个设备上,输出测量V
DDO
/2.
注4 :这些参数由特性保证。在生产中测试。
注5 :驾驶只有一个输入时钟。
注6 :该参数定义符合JEDEC标准65 。
T
ABLE
5C 。 AC - C
极特
,
V
DD
= 3.3V ± 5%, V
DDO
= 1.8V ± -0.15V ,T
A
= -40°C
TO
85°C
符号参数
f
最大
输出频率
LVCMOS_CLK ;
注1A
CLK , NCLK ;
注1B
输出偏斜;注2: 6
测试条件
参考= CLK / NCLK
参考= LVCMOS_CLK
1.75
测量上升沿
最低
典型
最大
350
300
3.7
45
900
0.04
20 %至80%
ƒ≤ 166MHz的
˚F > 166MHz的
100
45
42
700
55
58
5
5
单位
兆赫
兆赫
ns
ps
ps
ps
ps
%
%
ns
ns
tp
LH
传播延迟,
从低到高
t
SK ( O)
t
SK (PP)的
TJIT
t
R
/ t
F
O DC
t
EN
t
DIS
帕吨至帕吨倾斜;注3 ,第6
缓冲添加剂相位抖动, RMS ;
参考相加相位抖动部分,
注5
输出上升/下降时间
输出占空比
输出使能时间;注4
输出禁止时间;注4
有关注意事项,请参阅表5B 。
www.icst.com/products/hiperclocks.html
6
8305AGI
REV 。 B 2005年5月19日