集成
电路
系统公司
ICS8305I
L
OW
S
KEW
, 1-
TO
-4, M
ULTIPLEXED
D
。微分
/
LVCMOS-
TO
-LVCMOS / LVTTL ˚F
ANOUT
B
UFFER
测试条件
NCLK
CLK
NCLK
CLK
V
IN
= V
DD
= 3.465V
V
IN
= V
DD
= 3.465V
V
IN
= 0V, V
DD
= 3.465V
V
IN
= 0V, V
DD
= 3.465V
-150
-5
1.3
V
DD
- 0.85
最低
典型
最大
150
150
单位
µA
µA
µA
µA
V
V
T
ABLE
4C 。 ð
。微分
DC ç
极特
,
V
DD
= 3.3V ±5％ ，T
A
= -40°C
TO
85°C
符号
I
IH
I
IL
V
PP
参数
输入高电流
输入低电平电流
峰 - 峰值输入电压
0.15
共模输入电压;
GND + 0.5
V
CMR
注1,2
注1 ：对于单端应用
,
最大输入电压为CLK， NCLK为V
DD
+ 0.3V.
注2 ：共模电压定义为V
IH
.
T
ABLE
5A 。 AC - C
极特
,
V
DD
= V
DDO
= 3.3V ±5％ ，T
A
= -40°C
TO
85°C
符号参数
f
最大
输出频率
LVCMOS_CLK ;
传播延迟，注意1A
从低到高
CLK ， NCLK ;
注1B
输出偏斜;注2： 6
帕吨至帕吨倾斜;注3 ，第6
缓冲添加剂相位抖动， RMS ;
参考相加相位抖动部分，
注5
输出上升/下降时间
输出占空比
输出使能时间;注4
测试条件
参考= CLK / NCLK
参考= LVCMOS_CLK
1.75
测量上升沿
最低
典型
最大
350
300
2. 8
40
700
0.04
20 ％至80％
ƒ≤ 200MHz的
ƒ > 200MHz的
100
45
42
700
55
58
5
5
单位
兆赫
兆赫
ns
ps
ps
ps
ps
%
%
ns
ns
tp
LH
t
SK （ O）
t
SK （PP）的
t
JIT
t
R
/ t
F
O DC
t
EN
输出禁止时间;注4
t
DIS
注1A ：从V测
DD
输入到V / 2的
DDO
输出的/ 2 。
注1B ：从差分输入交叉点V测量
DDO
输出的/ 2 。
注2 ：定义为输出之间的偏移，在相同的电源电压，并以相等的负载条件。
测量V
DDO
/2.
注3 ：定义为扭曲在不同的设备输出操作相同的电源电压之间
以同样的负载条件。使用相同类型的输入的每一个设备上，输出测量V
DDO
/2.
注4 ：这些参数由特性保证。在生产中测试。
注5 ：驾驶只有一个输入时钟。
注6 ：该参数定义符合JEDEC标准65 。
8305AGI
www.icst.com/products/hiperclocks.html
REV 。 B 2005年5月19日
5
ICS [ INTEGRATED CIRCUIT SYSTEMS ]
