DDR终端稳压器
描述
TJ2996
该TJ2996是一个线性总线终端稳压器设计，以满足SSTL- 2的JEDEC的要求。
输出电压V
TT
可以吸收和提供电流的同时调节输出电压等于
V
DDQ
/ 2，该输出级被设计成保持优良的负载调节，同时防止
射穿。该TJ2996还集成了独立的模拟电路两个不同的电源轨
从功率输出级。这允许分离轨的方法被用来减少内部电源
耗散。它也允许TJ2996 ，以提供用于下一代DDR-的终止溶液
SDRAM内存（ DDRII ） 。该TJ2996也可以用来提供一个终止电压为其它逻辑
方案如SSTL- 3或HSTL 。
系列存根端接逻辑（ SSTL ）的建立是为了提高数据传输的信号的完整性
横跨存储器总线。此终止方案对于防止从信号数据错误
反射，同时在与DDR -SDRAM遇到高频传输。最常见的
终端的形式是II类单并行匹配。这涉及到一个R
S
由串联电阻
芯片组的内存和一个R
T
端接电阻器。对R的典型值
S
和R
T
是25欧姆，
虽然这些是可以改变的比例从TJ2996的电流要求。这种实现
可以在下面的图1所示。
图1. SSTL-终止计划
引脚说明
AV
IN
和PV
IN
AV
IN
和PV
IN
是输入电源引脚为TJ2996 。 AV
IN
用于提供所有的内部控制
电路。 PV
IN
然而，专门用来提供轨电压为用于输出级
打造V
TT
。这些引脚都工作过根据应用不同的供应能力。
光伏更高的电压
IN
会增加，因为输出R的最大连续输出电流
DSON
在电压接近V的限制
TT
。 PVIN的高值的缺点是内部功率
损失也将增加，限制了热设计。对于SSTL - 2应用程序，一个很好的妥协
是将AV
IN
和PV
IN
直接一起在2.5V 。这省去了旁路
两个电源引脚分开。关于输入电压选择的唯一限制是，光伏
IN
必须等于
或大于AV低级
IN
。建议在连接PV
IN
到电压轨等于或小于3.3V ，以
防止热极限的，因为过多的内部功耗跳闸。如果结
温度超过超过部分的热关断将进入停机状态，等同于
手动关机其中V
TT
为三态和V
REF
保持活动状态。
2010年07月 - 修订版1.5.3
6/14
HTC
HTC [ HTC KOREA TAEJIN TECHNOLOGY CO. ]
