文档参考号： FT_000327
Vinculo开发模块数据表版本1.0
间隙编号： FTDI ＃ 173
4.3并行FIFO接口 - 异步模式
并行FIFO异步模式在功能上等同于并行FIFO接口可用
在FTDI VDIP1模块，并具有8位数据总线，各个读写选通脉冲和两个
硬件流控制信号。
4.3.1信号说明 - 并行FIFO接口
并行FIFO的接口信号可以被编程为可用的I / O引脚的一个选择。
示出了并联的FIFO接口信号，并且它们可以被映射的插针。该操作的细节
和时间可以在VNC2数据手册中查到。
可用引脚
名字
TYPE
描述
J3-5, J6-7, J7-1, J7-5
J3-6, J6-1, J6-4, J6-8, J7-2, J7-6
J3-3, J3-7, J4-1, J6-2, J6-5, J7-3, J7-7
J3-4, J3-8, J4-2, J6-3, J6-6, J7-4, J7-8
J3-5, J6-7, J7-1, J7-5
J3-6, J6-1, J6-4, J6-8, J7-2, J7-6
J3-3, J3-7, J4-1, J6-2, J6-5, J7-3, J7-7
J3-4, J3-8, J4-2, J6-3, J6-6, J7-4, J7-8
fifo_data[0]
fifo_data[1]
fifo_data[2]
fifo_data[3]
fifo_data[4]
fifo_data[5]
fifo_data[6]
fifo_data[7]
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
FIFO数据总线位0
FIFO数据总线位1
FIFO数据总线位2
FIFO数据总线位3
FIFO数据总线位4
FIFO数据总线位5
FIFO数据总线位6
FIFO数据总线位7
当高，不从FIFO中读取数据。
当低，有数据在FIFO中可用
这可以通过选通RD＃低，然后被读
高。
当高，不将数据写入FIFO 。
当低时，数据可以被写入到FIFO
通过选通WR高，后低。
使当前FIFO的数据字节上
D0 ... D7时低。获取下一个FIFO
数据字节（如果可用） ，从接收FIFO
当RD ＃从高至低的缓冲
J3-5, J6-7, J7-1, J7-5
fifo_rxf ＃
产量
J3-6, J6-1, J6-4, J6-8, J7-2, J7-6
fifo_txe ＃
产量
J3-3, J3-7, J4-1, J6-2, J6-5, J7-3, J7-7
FIFO_RD ＃
输入
将数据写入一个字节的D0 ... D7引脚到
当WR变为从发送FIFO缓冲区
输入
高电平变为低电平。
表4.4 - 数据和控制总线信号模式选项 - 并行FIFO接口
J3-4, J3-8, J4-2, J6-3, J6-6, J7-4, J7-8
fifo_wr ＃
注： ＃定义低电平信号。
©2010未来技术设备国际有限公司
11
FTDI [ FUTURE TECHNOLOGY DEVICES INTERNATIONAL LTD. ]
