2.3 I/O Configuration Using The Jumper Pin Header
PAGE =
设置两个三通连接器顶针头以允许在I / O上的数据和控制总线简单的结构
在VDIP2的引脚。这是通过向上拉或者向下拉VNC1L的ACBUS5 （引脚46）的组合完成，并
ACBUS6 (pin 47). The relevant portion of the VDIP2 module schematic is shown in figure 7, below.
Figure 2 - VDIP2 On-board jumper pin configuration.
VNC1L-1A
ACBUS5
ACBUS6
46
47
3V3
47k
47k
J3
1
2
3
J4
1
2
3
表2 - 端口选择跳线插针
ACBUS6
（ VNC1L引脚47 ）
引体向上
引体向上
下拉
下拉
GND
ACBUS5
（ VNC1L引脚46 ）
引体向上
下拉
引体向上
下拉
I / O模式
串行UART
SPI
并行FIFO
串行UART
Table 3 - Data and control bus configuration options
引脚名称
号
针
名字
on
PCB
AD0
AD1
AD2
AD3
AD4
AD5
AD6
AD7
AC0
AC1
AC2
AC3
AC4
TYPE
描述
数据和控制总线配置
选项
UART
并行
SPI
I / O端口
接口FIFO
SLAVE
接口接口
14
16
17
18
19
20
21
22
23
24
25
27
28
ADBUS0
ADBUS1
ADBUS2
ADBUS3
ADBUS4
ADBUS5
ADBUS6
ADBUS7
ACBUS0
ACBUS1
ACBUS2
ACBUS3
ACBUS4
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
5V安全双向数据/控制总线， AD位0
5V安全双向数据/控制总线， AD位1
5V安全双向数据/控制总线， AD位2
5V安全双向数据/控制总线， AD位3
5V安全双向数据/控制总线， AD位4
5V安全双向数据/控制总线， AD位5
5V安全双向数据/控制总线， AD位6
5V安全双向数据/控制总线， AD位7
5V安全双向数据/控制总线， AC位0
5V安全双向数据/控制总线， AC位1
5V安全双向数据/控制总线， AC位2
5V安全双向数据/控制总线， AC位3
5V安全双向数据/控制总线， AC位4
TXD
RXD
RTS ＃
CTS ＃
DTR ＃
DSR ＃
DCD ＃
RI ＃
TXDEN ＃
D0
D1
D2
D3
D4
D5
D6
D7
RXF ＃
TXE ＃
RD ＃
WR
SCLK
SDI
SDO
CS
PortAD0
PortAD1
PortAD2
PortAD3
PortAD4
PortAD5
PortAD6
PortAD7
PortAC0
PortAC1
PortAC2
PortAC3
PortAC4
VDIP2的Vinculum VNC1L原型模块
数据表版本0.91
©未来技术设备国际有限公司2006-2007
FTDI [ FUTURE TECHNOLOGY DEVICES INTERNATIONAL LTD. ]
