文档参考号： FT_000237
V2DIP2-48 VNC2-48开发模块数据表版本1.01
间隙编号： FTDI ＃
152
`
3.7并行FIFO接口 - 异步模式
并行FIFO异步模式中，功能上相同的并行FIFO接口存在于
VDIP2有一个8位并行数据总线，独立读写选通脉冲和两个硬件流控制
信号。
3.7.1信号说明 - 并行FIFO接口
并行FIFO的接口信号可以被编程为可用的I / O引脚的一个选择。
示出了并联的FIFO接口信号，并且它们可以被映射的插针。
可用引脚
名字
TYPE
描述
J2-8, J2-4, J1-7,
J2-13
J1-14, J1-19, J2-18,
fifo_data[0]
I / O
I / O
FIFO数据总线位0
J2-7, J1-4, J1-8, J1-16, J1-20, J2-17
fifo_data[1]
fifo_data[2]
fifo_data[3]
fifo_data[4]
I / O
I / O
FIFO数据总线位1
J2-6, J1-5, J1-10, J1-17, J2-20, J2-16
J2-5 ， JI- 6 ， J1-11 ， J1-18 ， J2-19 ，
J2-14
J2-8, J2-4, J1-7,
J2-13
J1-14, J1-19, J2-18,
FIFO数据总线位2
FIFO数据总线位3
I / O
I / O
FIFO数据总线位4
FIFO数据总线位5
J2-7, J1-4, J1-8, J1-16, J1-20, J2-17
fifo_data[5]
fifo_data[6]
fifo_data[7]
I / O
I / O
J2-6, J1-5, J1-10, J1-17, J2-20, J2-16
J2-5 ， JI- 6 ， J1-11 ， J1-18 ， J2-19 ，
J2-14
FIFO数据总线位6
FIFO数据总线位7
当高，不读取数据
FIFO中。当低，有数据
中它可以是FIFO中可用的
产量
fifo_rxf ＃
通过选通FIFO_RD ＃低，然后读
高。
当高，不写数据到
J2-7, J1-4, J1-8, J1-16, J1-20, J2-17
FIFO。当低时，数据可被写入
fifo_txe ＃
到FIFO被选通fifo_wr ＃
产量
高，则低。
使当前FIFO的数据字节
J2-6, J1-5, J1-10, J1-17, J2-20, J2-16
在D0 ... D7时低的。获取的
输入
下一个FIFO的数据字节（如果可用）
FIFO_RD ＃
从接收FIFO缓冲区时，
FIFO_RD ＃从高至低
将数据写入一个字节的D0 ... D7
J2-5 ， JI- 6 ， J1-11 ， J1-18 ， J2-19 ， J2-14
销到发送FIFO缓冲器
fifo_wr ＃
输入
当fifo_wr ＃从高电平变为低电平。
表3.7 - 数据和控制总线信号模式选项 - 并行FIFO接口
J2-8, J2-4, J1-7,
J2-13
J1-14, J1-19, J2-18,
©2010未来技术设备国际有限公司
12
FTDI [ FUTURE TECHNOLOGY DEVICES INTERNATIONAL LTD. ]
