欢迎访问ic37.com |
会员登录 免费注册
发布采购

74LS77 参数 Datasheet PDF下载

74LS77图片预览
型号: 74LS77
PDF下载: 下载PDF文件 查看货源
内容描述: 4位D锁存器低功率肖特基 [4-BIT D LATCH LOW POWER SCHOTTKY]
分类和应用: 锁存器
文件页数/大小: 4 页 / 74 K
品牌: FREESCALE [ FREESCALE SEMICONDUCTOR, INC ]
 浏览型号74LS77的Datasheet PDF文件第1页浏览型号74LS77的Datasheet PDF文件第2页浏览型号74LS77的Datasheet PDF文件第3页  
SN54/74LS75
D
SN54/74LS77
逻辑图
数据
启用
TO其它锁存器
Q( SN54 / 74LS75 ONLY)
Q
保证工作范围
符号
VCC
TA
IOH
IOL
电源电压
工作环境温度范围
输出电流 - 高
输出电流 - 低
参数
54
74
54
74
54, 74
54
74
4.5
4.75
– 55
0
典型值
5.0
5.0
25
25
最大
5.5
5.25
125
70
– 0.4
4.0
8.0
单位
V
°C
mA
mA
AC设置要求
( TA = 25℃ , VCC = 5.0 V)
范围
符号
S B升
tW
ts
th
参数
P
使能脉冲宽高
建立时间
保持时间
20
20
0
典型值
最大
单位
U I
ns
ns
ns
VCC = 5.0 V
50
试验C迪我
T
条件
AC波形
D
1.3 V
ts
E
1.3 V
TPLH
Q
TPLH
1.3 V
的TPH1
的TPH1
Q
的TPH1
的TPH1
1.3 V
TPLH
TPLH
1.3 V
1.3 V
1.3 V
1.3 V
th
1.3 V
条款的德网络nition
设置时间(Ts ) - 先于定义为存在于所述逻辑输入所需要的正确的逻辑电平的最小时间
从高电平到低电平,以时钟跳变要被识别并传送到输出端。
保持时间(日) - 被定义为最小的时间之后从高电平到低电平的逻辑电平必须在时钟转换
为了确保继续识别保持在所述输入。负的时间表明,正确的逻辑电平可
被释放之前,从高至低,但仍然可以识别的时钟跳变。
快速和LS TTL数据
5-4