4位D锁存
该TTL / MSI SN54 / 74LS75和SN54 / 74LS77被锁存作为温
porary存储处理单元和输入之间的二进制信息/输出
放或指标的单位。信息存在于一个数据（D）输入端被传输到
当Enable的Q输出端为高电平，并在Q输出将按照数据
输入，只要使能保持高电平。当启用变为低电平时，
信息（这是出现在数据输入的时候过渡OC-
curred ）被保持在Q输出，直到启用允许变为高电平。
该SN54 / 74LS75功能从4位互补的Q和Q输出
锁存器和在16引脚封装。对于更高的元件密度
申请SN54 / 74LS77 4位锁存器是在14引脚封装
用Q输出省略。
接线图DIP
（ TOP VIEW ）
Q0
16
Q1
15
Q1
14
E0-1 GND
13
12
Q2
11
Q2
10
Q3
9
16
SN54/74LS75
SN54/74LS77
4位D锁存
小功率肖特基
Ĵ后缀
陶瓷的
CASE 620-09
1
SN54 / 74LS75
ñ SUF科幻X
塑料
案例648-08
1
1
Q0
Q0
14
2
D0
Q1
13
3
D1
4
5
E2-3 VCC
NC
10
6
D2
Q2
9
7
D3
Q3
8
8
Q3
16
E0-1 GND
12
11
16
1
ð后缀
SOIC
案例751B -03
SN54 / 74LS77
Ĵ后缀
陶瓷的
CASE 632-08
14
1
1
D0
引脚名称
2
D1
3
E2–3
4
VCC
5
D2
6
D3
7
NC
加载中
（注一）
高
低
0.25 U.L.
1.0 U.L.
1.0 U.L.
5 （2.5） U.L.
5 （2.5） U.L.
D1–D4
E0–1
E2–3
Q1–Q4
Q1–Q4
数据输入
使能输入锁存0,1
使能输入锁存器2 ， 3
锁存器输出（注二）
免费锁存器输出（注二）
0.5 U.L.
2.0 U.L.
2.0 U.L.
10 U.L.
10 U.L.
14
1
ñ SUF科幻X
塑料
案例646-06
注意事项：
一） 1机组负荷（ U.L. ） = 40
µA
高。
B）输出低电平驱动因素是2.5 U.L.军用（54）和5 U.L.商业（ 74 ）
温度范围。
14
1
ð后缀
SOIC
案例751A -02
真值表
（每个锁存器）
订购信息
tn
D
H
L
TN + 1
Q
H
L
注意事项：
TN =位时间之前启用
负跳变
之后， TN + 1 =位时使
负跳变
SN54LSXXJ
SN74LSXXN
SN74LSXXD
陶瓷的
塑料
SOIC
快速和LS TTL数据
5-1
FREESCALE [ FREESCALE SEMICONDUCTOR, INC ]
