Freescale Semiconductor, Inc.
List of Tables
Table
Title
Page
20-8 Port H Pin Functions. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .325
21-1 BDLC J1850 Bus Error Summary. . . . . . . . . . . . . . . . . . . . . .356
21-2 BDLC Transceiver Delay . . . . . . . . . . . . . . . . . . . . . . . . . . . .359
21-3 BDLC Rate Selection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .361
21-4 BDLC Transmit In-Frame Response
Control Bit Priority Encoding . . . . . . . . . . . . . . . . . . . . . . .365
21-5 BDLC Interrupt Sources . . . . . . . . . . . . . . . . . . . . . . . . . . . . .370
22-1 Prescaler Selection. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .394
22-2 Mode, Edge, and Level Selection. . . . . . . . . . . . . . . . . . . . . .401
23-1 Mux Channel Select . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .415
23-2 ADC Clock Divide Ratio . . . . . . . . . . . . . . . . . . . . . . . . . . . . .417
26-1 MC Order Numbers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .437
MC68HC908AS60 — Rev. 1.0
Technical Data
List of Tables
For More Information On This Product,
Go to: www.freescale.com