Freescale Semiconductor, Inc.
List of Figures
10-4 Interrupt priority resolution (2 of 3) . . . . . . . . . . . . . . . . . . . . .209
10-5 Interrupt priority resolution (3 of 3) . . . . . . . . . . . . . . . . . . . . .210
10-6 Interrupt source resolution within the SCI subsystem. . . . . . .211
11-1 Programming model . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .214
11-2 Stacking operations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .216
12-1 Test methods . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .234
12-2 Timer inputs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .237
12-3 Reset timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .238
12-4 Interrupt timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .238
12-5 STOP recovery timing. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .239
12-6 WAIT recovery timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .239
12-7 Port read timing diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . .240
12-8 Port write timing diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . .240
12-9 SPI master timing (CPHA = 0) . . . . . . . . . . . . . . . . . . . . . . . .243
12-10 SPI master timing (CPHA = 1) . . . . . . . . . . . . . . . . . . . . . . . .243
12-11 SPI slave timing (CPHA = 0) . . . . . . . . . . . . . . . . . . . . . . . . .244
12-12 SPI slave timing (CPHA = 1) . . . . . . . . . . . . . . . . . . . . . . . . .244
12-13 Expansion bus timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .246
13-1 84-pin PLCC/CERQUAD pinout . . . . . . . . . . . . . . . . . . . . . . .248
13-2 84-pin PLCC mechanical dimensions. . . . . . . . . . . . . . . . . . .249
13-3 84-pin CERQUAD mechanical dimensions . . . . . . . . . . . . . .250
Technical Data
MC68HC11P2 — Rev 1.0
List of Figures
For More Information On This Product,
Go to: www.freescale.com