Freescale Semiconductor, Inc.
Technical Data — MC68HC11P2
List of Figures
Figure
Title
Page
1-1
2-1
2-2
2-3
2-4
2-5
3-1
3-2
5-1
5-2
5-3
6-1
6-2
6-3
6-4
MC68HC11P2/MC68HC711P2 block diagram. . . . . . . . . . . . .19
84-pin PLCC/CERQUAD pinout . . . . . . . . . . . . . . . . . . . . . . . .22
External reset circuitry . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .24
Oscillator connections. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .25
PLL circuit. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .27
RAM stand-by connections. . . . . . . . . . . . . . . . . . . . . . . . . . . .33
MC68HC11P2 memory map. . . . . . . . . . . . . . . . . . . . . . . . . . .44
RAM and register overlap. . . . . . . . . . . . . . . . . . . . . . . . . . . . .57
SCI baud rate generator circuit diagram. . . . . . . . . . . . . . . . . .88
SCI1 block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .90
Interrupt source resolution within SCI. . . . . . . . . . . . . . . . . . .103
MI BUS timing. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .111
Biphase coding and error detection . . . . . . . . . . . . . . . . . . . .113
MI BUS block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .115
A typical interface between the MC68HC11P2 and the MI BUS
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .116
SPI block diagram. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .127
SPI transfer format . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .128
Timer clock divider chains . . . . . . . . . . . . . . . . . . . . . . . . . . .140
Capture/compare block diagram. . . . . . . . . . . . . . . . . . . . . . .141
Pulse accumulator block diagram. . . . . . . . . . . . . . . . . . . . . .159
PWM timer block diagram. . . . . . . . . . . . . . . . . . . . . . . . . . . .164
PWM duty cycle . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .170
A/D converter block diagram . . . . . . . . . . . . . . . . . . . . . . . . .174
Electrical model of an A/D input pin (in sample mode). . . . . .175
A/D conversion sequence. . . . . . . . . . . . . . . . . . . . . . . . . . . .177
7-1
7-2
8-1
8-2
8-3
8-4
8-5
9-1
9-2
9-3
10-1 Processing flow out of reset (1 of 2) . . . . . . . . . . . . . . . . . . . .206
MC68HC11P2 — Rev 1.0
Technical Data
List of Figures
For More Information On This Product,
Go to: www.freescale.com
FREESCALE [ Freescale ]
