Freescale Semiconductor, Inc.
List of Figures
Figure
Title
Page
10-5 Break Transaction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .155
10-6 Monitor Mode Entry Timing. . . . . . . . . . . . . . . . . . . . . . . . . . .160
11-1 COP Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .164
11-2 COP Control Register (COPCTL). . . . . . . . . . . . . . . . . . . . . .167
12-1 LVI Module Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . .170
12-2 LVI Status Register (LVISR). . . . . . . . . . . . . . . . . . . . . . . . . .172
13-1 I/O Port Register Summary. . . . . . . . . . . . . . . . . . . . . . . . . . .176
13-2 Port A Data Register (PTA) . . . . . . . . . . . . . . . . . . . . . . . . . .177
13-3 Data Direction Register A (DDRA) . . . . . . . . . . . . . . . . . . . . .178
13-4 Port A I/O Circuit. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .179
13-5 Port B Data Register (PTB) . . . . . . . . . . . . . . . . . . . . . . . . . .180
13-6 Data Direction Register B (DDRB) . . . . . . . . . . . . . . . . . . . . .181
13-7 Port B I/O Circuit. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .182
14-1 IRQ Block Diagram. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .185
14-2 IRQ and Keyboard I/O Register Summary . . . . . . . . . . . . . . .185
14-3 IRQ Interrupt Flowchart . . . . . . . . . . . . . . . . . . . . . . . . . . . . .187
14-4 Keyboard Interrupt Block Diagram . . . . . . . . . . . . . . . . . . . . .190
14-5 IRQ and Keyboard Status and Control
Register (INTKBSCR) . . . . . . . . . . . . . . . . . . . . . . . . . . . .193
14-6 Keyboard Interrupt Enable Register (INTKBIER) . . . . . . . . . .195
15-1 TIM Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .200
15-2 TIM I/O Register Summary . . . . . . . . . . . . . . . . . . . . . . . . . .200
15-3 PWM Period and Pulse Width . . . . . . . . . . . . . . . . . . . . . . . .204
15-4 TIM Status and Control Register (TSC) . . . . . . . . . . . . . . . . .211
15-5 TIM Counter Registers (TCNTH and TCNTL) . . . . . . . . . . . .213
15-6 TIM Counter Modulo Registers (TMODH and TMODL) . . . . .214
15-7 TIM Channel Status and Control Registers
(TSC0 and TSC1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .215
15-8 CHxMAX Latency . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .218
15-9 TIM Channel 0 Registers (TCH0H and TCH0L) . . . . . . . . . . .219
15-10 TIM Channel 1 Registers (TCH1H and TCH1L) . . . . . . . . . . .219
MC68HC908RFRK2
MOTOROLA
AdvanceInformation
List of Figures
19
For More Information On This Product,
Go to: www.freescale.com
FREESCALE [ Freescale ]
