ESMT
Functional Block Diagram
CLK
CLK
CKE
Address
Mode Register &
Extended Mode
Register
M13S64164A
Clock
Generator
Bank D
Bank C
Bank B
Row Decoder
Row
Address
Buffer
&
Refresh
Counter
Bank A
Sense Amplifier
Command Decoder
Control Logic
CS
RAS
CAS
WE
Data Control Circuit
Input & Output
Buffer
Latch Circuit
Column
Address
Buffer
&
Refresh
Counter
DM
Column Decoder
DQ
CLK, CLK
DLL
DQS
DQS
Pin Arrangement
60-Ball BGA Assignment (Top View)
x16
V
DD
DQ
0
V
DDQ
DQ
1
DQ
2
V
SSQ
DQ
3
DQ
4
V
DDQ
DQ
5
DQ
6
V
SSQ
DQ
7
NC
V
DDQ
LDQS
NC
V
DD
NC
LDM
WE
CAS
RAS
CS
NC
BA
0
BA
1
A
10
/AP
A
0
A
1
A
2
A
3
V
DD
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
66
65
64
63
62
61
60
59
58
57
56
55
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
x16
V
SS
DQ
15
V
SSQ
DQ
14
DQ
13
V
DDQ
DQ
12
DQ
11
V
SSQ
DQ
10
DQ
9
V
DDQ
DQ
8
NC
V
SSQ
UDQS
NC
V
REF
V
SS
UDM
CLK
CLK
CKE
NC
NC
A
11
A
9
A
8
A
7
A
6
A
5
A
4
V
SS
1
A
V
SSQ
2
DQ15
V
DDQ
3
V
SS
DQ13
7
V
DD
DQ2
DQ4
DQ6
LDQS
8
DQ0
V
SSQ
9
V
DDQ
DQ1
DQ3
B
DQ14
C
D
E
F
G
H
J
K
L
M
DQ12
DQ10
DQ8
V
REF
V
SSQ
V
DDQ
V
SSQ
V
SS
CLK
DQ11
DQ9
UDQS
V
DDQ
V
SSQ
V
DDQ
V
DD
CAS
CS
BA0
A10/AP
66 PIN TSOP(II)
(400mil x 875mil)
(0.65 mm PIN PITCH)
DQ5
DQ7
NC
UDM
CLK
LDM
WE
NC
A11
A8
A6
A4
CKE
A9
A7
A5
V
SS
RAS
BA1
A0
A2
V
DD
A1
A3
Elite Semiconductor Memory Technology Inc.
Publication Date : Jun. 2009
Revision : 1.4
2/48
ESMT [ ELITE SEMICONDUCTOR MEMORY TECHNOLOGY INC. ]
