ESMT
M13S64164A
Operation Temperature Condition -40°C~85°C
Functional Block Diagram
CLK
Clock
Generator
CLK
Bank D
Bank C
Bank B
CKE
Row
Address
Address
Buffer
&
Refresh
Counter
Mode Register &
Extended Mode
Register
Bank A
Sense Amplifier
DM
Column
Address
Buffer
&
Refresh
Counter
CS
Column Decoder
RAS
CAS
WE
Data Control Circuit
DQ
CLK, CLK
DLL
DQS
DQS
Pin Arrangement
60-Ball BGA Assignment (Top View)
x16
x16
1
2
3
7
8
9
VDD
DQ0
VDDQ
DQ1
DQ2
VSSQ
DQ3
DQ4
VDDQ
DQ5
DQ6
VSSQ
DQ7
N C
1
66
65
64
63
62
61
60
59
58
57
56
55
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
VSS
DQ15
VSSQ
DQ14
DQ13
VDDQ
DQ12
DQ11
VSSQ
DQ10
DQ9
VDDQ
DQ8
N C
VDD
DQ0
VDDQ
VSSQ
DQ15
VSS
A
B
C
D
E
F
2
3
4
VSSQ
DQ14 VDDQ DQ13
DQ12 VSSQ DQ11
DQ2
DQ1
DQ3
5
6
7
DQ4
DQ6
LDQS
VDDQ
VSSQ
VDDQ
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
66 PIN TSOP(II)
(400mil x 875mil)
(0.65 mm PIN PITCH)
DQ10 VDDQ
DQ9
DQ5
DQ7
UDQS
DQ8
VSSQ
VSS
VDDQ
LDQS
N C
VSSQ
UDQS
N C
VREF
LDM
WE
VDD
CAS
NC
UDM
CLK
VDD
N C
VREF
VSS
UDM
CLK
CLK
CKE
N C
G
H
J
CLK
LDM
WE
CAS
RAS
CS
CS
NC
A11
A8
CKE
A9
RAS
BA1
N C
N C
BA0
BA0
A11
BA1
A9
K
L
A10/AP
A0
A8
A10/AP
A0
A2
A7
A7
A1
A6
A2
A5
A1
A3
A6
A5
A3
A4
VDD
VSS
M
A4
VDD
VSS
Elite Semiconductor Memory Technology Inc.
Publication Date : Mar. 2009
Revision : 1.0 2/49
ESMT [ ELITE SEMICONDUCTOR MEMORY TECHNOLOGY INC. ]
