ESMT
Functional Block Diagram
CLK
CLK
CKE
Address
Mode Register &
Extended Mode
Register
M13S32321A
Clock
Generator
Bank D
Bank C
Bank B
Row Decoder
Row
Address
Buffer
&
Refresh
Counter
Bank A
Sense Amplifier
Command Decoder
Control Logic
CS
RAS
CAS
WE
Data Control Circuit
Input & Output
Buffer
Latch Circuit
Column
Address
Buffer
&
Refresh
Counter
DM
Column Decoder
DQ
CLK, CLK
DLL
DQS
DQS
Pin Arrangement
DQ11
DQ13
DQ12
DQ10
DQ25
DQ28
DQ27
DQ24
DQ26
DQ15
DQ14
V
DDQ
V
SS
V
SSQ
V
SSQ
V
SSQ
V
DDQ
V
DDQ
V
DDQ
V
REF
CKE
53
80
V
DD
76
79
78
77
75
74
71
61
60
63
67
66
70
73
69
65
62
58
57
72
68
64
59
56
55
54
52
51
A
8
/AP
DM1
DM3
DQ9
DQ8
CLK
CLK
N.C
DQ29
V
SSQ
DQ30
DQ31
V
SS
V
DDQ
N.C
N.C
N.C
N.C
N.C
V
SSQ
N.C
DQS
V
DDQ
V
DD
DQ0
DQ1
V
SSQ
DQ2
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
10
20
11
12
13
14
16
15
17
18
19
21
23
24
22
25
26
27
28
29
30
1
3
2
4
5
6
7
8
9
50
49
48
47
46
A
7
A
6
A
5
A
4
V
SS
A
9
N.C
N.C
N.C
N.C
N.C
N.C
N.C
N.C
N.C
V
DD
A
3
A
2
A
1
A
0
100 Pin LQFP
Forward Type
20 x 14 mm
0.65 mmpin Pitch
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
V
SSQ
V
SSQ
V
DDQ
WE
V
SSQ
CAS
DQ6
DQ7
V
DDQ
DQ5
DQ16
DQ21
DQ3
DQ4
DQ17
DQ18
V
DDQ
DQ19
DQ23
V
DDQ
RAS
DQ22
DQ20
DM0
DM2
BA0
BA1
V
DD
V
SS
CS
Elite Semiconductor Memory Technology Inc.
Publication Date : Sep. 2006
Revision : 1.0
2/49
ESMT [ ELITE SEMICONDUCTOR MEMORY TECHNOLOGY INC. ]
