54HSC/T630
16位数据字
校验码
位
CB0
CB1
CB2
CB3
CB4
CB5
0
X
X
X
1
X
X
X
X
X
X
2
3
X
X
4
X
X
X
X
X
X
X
X
X
X
X
X
X
X
5
6
7
8
X
X
9
X
X
X
X
X
X
X
10
X
X
X
X
X
X
X
X
X
11
12
13
X
X
X
X
X
14
15
在6个校验位是部分地从数据比特的矩阵导出的位由“X”的每个比特所指示的。
表3：检查生成的Word
综合征
错误
CODE
CB0
CB1
CB2
CB3
CB4
CB5
错误定位
No
DB0 DB1 DB2 DB3 DB4 DB5 DB6 DB7 DB8 DB9 DB10 DB11 DB12 DB13 DB14 DB15 CB0 CB1 CB2 CB3 CB4 CB5错误
L
L
H
L
H
H
L
H
L
L
H
H
H
L
L
L
H
H
L
L
H
H
L
H
L
H
L
H
L
H
H
L
L
H
L
H
H
L
H
L
L
H
H
H
L
L
L
H
L
L
H
H
H
L
L
H
L
H
H
L
L
H
H
L
H
L
H
L
H
L
H
L
H
H
L
L
H
L
L
H
H
H
L
L
H
L
H
H
L
L
H
H
L
H
L
L
L
H
H
H
H
H
H
L
H
H
H
H
H
H
L
H
H
H
H
H
H
L
H
H
H
H
H
H
L
H
H
H
H
H
H
L
H
H
H
H
H
H
表4 ：错误代码证
应用
虽然许多半导体存储器具有独立的
输入和输出管脚，可以设计出错误
检测和校正功能使用单一的EDAC 。 EDAC
数据和校验位引脚用作输入或输出
取决于控制信号S0和S1的状态。它
有必要使用有线AND逻辑，具有相当
复杂的定时系统，以控制所述的EDAC和数据总线。
这个方案变得难以在以下方面实现既
电路板布局和时序。系统的性能也
不利的影响，参见图2 。
优化的系统可以使用两种EDAC的实现
并联，严格使用的一个单位作为一个编码器
在存储器写周期。这两个控件S0和S1是
接地，所述的编码器芯片将产生6位检验字
用于沿与16位数据存储器存储。
两EDAC的第二个将被用作一个译码器
在存储器读周期。该解码芯片需要
定时脉冲进行正确的操作。控制S1中被设置为低，并
S0高的存储器读周期开始。内存之后
输出数据是有效的，则控制S1的输入从低电平移到
到高。这种由低到高的转变锁存22位字
从内存到第二EDAC的内部寄存器和
使得两个错误标志。如果没有错误， CPU可以
直接从存储器接收的16位字。如果一个单一的错误
已发生时，CPU必须将控制SO从输入
高到低，以输出校正数据和错误
综合征位。任何双误应该是一个中断条件。
在大多数应用中，状态寄存器将被用于保持
标签上的错误标志和错误校正子位。如果反复
错误标志和综合征位模式发生时， CPU将
能够认识到这些症状是“硬”的错误。该
校正子比特可用于确认故障存储器芯片，
参见图3 。
图2 ：错误检测和校正用
单EDAC单位
3/10
DYNEX [ Dynex Semiconductor ]
