空间是完全可配置的。对于时序关键
整个应用程序代码的方案需要
mented片上ROM和（或） RAM和
无需等待状态执行，但对于一些
其他应用程序整个程序代码即可
实现片外ROM或FLASH和
与所需数量的等待状态赛扬执行
克莱斯。
性能
下表给出了一个关于调查
核心区和可编程性能
逻辑器件放置&路由（CPU为特色的后
及其良好的外围设备已被列入） ：
设备
FLEX10KE
ACEX1K
APEX20K
APEX20KE
APEX20KC
APEX -II
MERCURY
CYCLONE
CYCLONE -II
的Stratix
的Stratix - II
速度等级
-1
-1
-1
-1
-7
-7
-5
-6
-6
-5
-3
F
最大
57兆赫
56兆赫
50兆赫
63兆赫
76兆赫
74兆赫
101兆赫
93兆赫
95兆赫
98兆赫
160兆赫
在Altera的器件核心性能
对于用户最重要的是应用程序
速度的提高。最常用的
算术函数和他们改善
示于下表中。改善是
计算为{ 8051个时钟周期}除以
{ DP80390CPU时钟周期} ，又要执行要求
可爱相同的功能。更多详情
提供核心文档。
功能
8位加法（即时
数据）
8位加法（直
寻址）
8位加法（间接
寻址）
8位加法（注册
寻址）
8位的减法（即时
数据）
8位的减法（直接
寻址）
8位的减法（间接
寻址）
8位减法（注册
寻址）
8位乘法
8位除法
16位加法
16位的减法
16位乘法
32位加法
32位减法
32位乘法
平均车速提高：
改善
9,00
9,00
9,00
12,00
9,00
9,00
9,00
12,00
16,00
9,60
12,00
12,00
13,60
12,00
12,00
12,60
11,12
Dhrystone基准2.1版来
衡量核心的性能。下面TA-
BLE给出了一个关于DP80390CPU调查
中的Dhrystone /秒计的性能和
VAX MIPS评级。
时钟
频率
80C51
-
12兆赫
80C310
-
33兆赫
DP80390CPU STRATIX -II
150兆赫
设备
目标
Dhry /秒
（ VAX MIPS ）
268 (0.153)
1550 (0.882)
26220 (14.924)
在根据Dhrystones方面的核心性能
本文档中提及的所有商标
是其各自所有者的商标。
http://www.DigitalCoreDesign.com
http://www.dcd.pl
版权所有1999-2007 DCD - 数字内核设计。版权所有。
DCD [ DIGITAL CORE DESIGN ]
