许可
可理解性和明确的许可
没有专利费的方法使使用的IP
核心容易和简单。
单设计
许可证允许使用IP核
单个FPGA比特流和ASIC implementa-
化。它还允许FPGA原型之前
ASIC产品。
无限设计
许可证允许使用IP核
在无限数量的FPGA位流和
ASIC实现。
在IP核实例的所有案件数
的设计和数字内部制造
芯片是无限的。目前使用没有时间
局限性。
●
单设计许可证
○
VHDL ， Verilog的叫HDL Sour-源代码
设计特点
♦
程序存储器：
该DP80390软核是专门为
操作与内部和外部亲
程序存储器。它最大线性尺寸
等于8 MB 。内部程序存储器
可以被实现为：
○
ROM位于之间的地址范围
0x0000
÷
（只读存储器
SIZE
-1)
○
位于RAM中的地址范围
(64kB-RAM
SIZE
)
÷
0xFFFF
外部程序存储器可以被立即
执行完成的位于AD- ROM或RAM
ROM的着装范围
SIZE
÷
8 MB EX-
cluding面积占用
内存
SIZE
.
内部数据存储器：
该DP80390CPU可以解决内部
多达256字节的数据接口存储器
内部数据存储器可以实现为
单端口同步RAM 。
♦
ce
○
加密或纯文本EDIF网表称为
●
无限设计许可证
○
HDL源代码
○
网表
♦
●
从升级
○
网表到HDL源代码
○
单设计，以无限的设计
外部数据存储器：
该DP80390CPU软核可以解决
高达16 MB的外部数据存储器。 EX-
TRA DPX （数据
指针扩展）
寄存器是
用于部分交换。
用户
S
PECIAL
F
油膏
R
EGISTERS ：
高达104的外部（用户）特殊功能
灰寄存器（ ESFRs ）可以被添加到
在DP80390CPU设计。 ESFRs是
内存映射到直接内存BE-
吐温地址0x80的，并为0xFF在
作为同样的方式核心SFR和可能的OC
cupy不是由一个占用的地址
核心SFR 。
等待国的支持：
该DP80390CPU软核专用
操作范围宽计划
和数据存储器。缓慢的计划和EX-
ternal数据存储器可以断言记忆
等待信号撑起CPU活动。
♦
♦
本文档中提及的所有商标
是其各自所有者的商标。
http://www.DigitalCoreDesign.com
http://www.dcd.pl
版权所有1999-2007 DCD - 数字内核设计。版权所有。
DCD [ DIGITAL CORE DESIGN ]
