www.ti.com
SLLS763B - 2007年1月 - 修订2007年3月
抖动产生
串行时钟和串行数据输出的抖动不能超过0.01的UI
RMS
/0.1 UI
p-p
当不带串行数据
抖动被提交给输入。测量带宽的固有抖动为12 kHz至20 MHz的。
循环计时模式
当LOOPTIME为高电平时，时钟合成器用于序列化的数据被旁路的发射和定时是
由所恢复的时钟提供。然而， REFCLK仍然需要为恢复环路操作。
锁定指示灯的损失
该SLK2511B具有锁定检测电路来监控数据输入的完整性。当时钟恢复
环路被锁定到输入的串行数据流， LOL的信号变为高电平。如果所恢复的时钟频率
从参考时钟频率超过100ppm的偏离， LOL变低。如果数据流的时钟速率
偏离超过170 ppm时，会出现失锁。如果数据流的时钟速率的偏差超过500ppm的
从本地参考时钟， LOL的输出状态可能会不稳定。接通电源后，将LOL变为低电平，直到
PLL已经接近与本地参考时钟相位锁定。
信号丢失
的信号（LOS）报警的损耗被设置为高时，没有转变出现在超过2.3μs输入数据路径。
当上述情况发生时LOS信号变为有效。如果该装置的串行输入是
交流耦合到其源极，所述交流耦合电容需要足够大，以维持上述的一个信号电平
阈值时，接收器为2.3μs没有过渡期。一旦被激活， LOS告警信号引脚被锁存为高
直到接收器检测到A1A2图案。所恢复的时钟（ RXCLK ）被自动地锁定到本地
当发生LOS引用。并行数据（ RXDATAx ）时，可能会LOS被激活仍甚处理。
信号检测
该SLK2511B有一个输入SIGDET引脚强制器件进入的信号状态的丢失。该引脚为一般
连接到信号检测的光接收器的输出。根据不同的光学器件制造商，该信号
可以是高电平还是低电平有效。以容纳不同，一个极性选择（PS）的销被使用。为
低电平有效， SIGDET输入设置的PS引脚为高电平。对于高电平有效， SIGDET输入设置的PS引脚为低电平。当
在PS信号管脚和SIGDET具有相反极性时，信号状态的损耗产生和设备
发送全零的下游。
多路操作
4比特并行LVDS数据是通过从合成的时钟导出的时钟同步输入的输入缓冲器。该
数据被移入一个4： 1多路转换器。 D0位是最显著位，并在移出第一
串行输出流。
解复用器操作
串行2.5 Gbps的数据锁存到一个1:4多路分解器的恢复时钟。 D0位是第一位即
从所输入的串行数据流接收的时刻。的4位并行数据，然后发送到LVDS驱动器一起
下分频恢复时钟。
9
DBLECTRO [ DB LECTRO INC ]
