W320-04
销摘要
名字
REF
XTAL_IN
XTAL_OUT
的CPU ，CPU的＃[ 0：2]
3V66_0
3V66_1/VCH
66IN/3V66_5
66BUFF [2：0 ] / 3V66 [4： 2]
PCI_F [0： 2]
PCI [0： 6]
USB
DOT
S2
S1, S0
IREF
MULT0
PWR_DWN ＃
PCI_STOP ＃
CPU_STOP ＃
PWRGD ＃
引脚
56
2
3
44, 45, 48, 49, 51, 52
33
35
24
21, 22, 23
5, 6, 7,
描述
3.3V 14.318 MHz的时钟输出。
14.318 MHz的晶振输入。
14.318 MHz的晶振输入。
微分CPU时钟输出。
3.3V 66 - MHz时钟输出。
通过SMBus的3.3V选择为66 MHz或48 MHz的。
66 MHz的输入缓冲66BUFF和PCI或66 - MHz时钟从
内部VCO 。
66 - MHz的缓冲输出从66Input或66 MHz的时钟来自内部
VCO。
33 MHz的时钟从66Input分频或3V66分频。
10，11， 12，13， 16，17， 18的PCI时钟输出从66Input分频或从分频
3V66.
39
38
40
54, 55
42
43
25
34
53
28
固定的48 - MHz时钟输出。
固定的48 - MHz时钟输出。
特别3.3V 3级输入模式选择。
3.3V LVTTL输入， CPU的频率选择。
精密电阻连接到该引脚，连接到
内部电流基准。
3.3V的LVTTL输入，用于选择当前的乘法器，用于在CPU
输出。
3.3V LVTTL输入POWER_DOWN ＃ （低电平有效） 。
3.3V LVTTL输入PCI_STOP ＃ （低电平有效） 。
3.3V LVTTL输入CPU_STOP ＃ （低电平有效） 。
3.3V的LVTTL输入是用于确定何时一个电平敏感的选通
S [ 2：0]和MULTI0输入是有效的，并确定要被采样（主动
LOW ） 。一旦PWRGD ＃采样为低电平，此输出的状态将
被忽略。
SMBus兼容SDATA 。
SMBus兼容SCLK 。
3.3V电源的输出。
3.3V电源48兆赫。
3.3V电源的PLL 。
SDATA
SCLK
VDD_REF ， VDD_PCI ，
VDD_3V66 ， VDD_CPU
VDD_48兆赫
VDD_CORE
GND_REF ， GND_PCI ，
GND_3V66 ， GND_IREF ，
VDD_CPU
GND_CORE
29
30
1, 8, 14, 19, 32, 46, 50
37
26
4，9， 15，20 ，31， 36 ，41， 47的接地输出。
27
地面PLL 。
文件编号： 38-07010牧师* C
第17页2
CYPRESS [ CYPRESS SEMICONDUCTOR ]
