W320-03
销摘要
名字
REF
XTAL_IN
XTAL_OUT
的CPU ，CPU的＃[ 0：2]
3V66_0
3V66_1/VCH
66IN/3V66_5
66BUFF [2：0 ] / 3V66
[4:2]
PCI_F [0： 2]
PCI [0： 6]
USB
DOT
S2
S1, S0
IREF
MULT0
PWR_DWN ＃
PCI_STOP ＃
CPU_STOP ＃
PWRGD ＃
引脚
56
2
3
描述
3.3V 14.318 MHz的时钟输出
14.318 MHz的晶振输入
14.318 MHz的晶振输入
44, 45, 48, 49, 51,
微分CPU时钟输出
52
33
35
24
21, 22, 23
5, 6, 7,
3.3V 66 - MHz时钟输出
通过SMBus的3.3V选择为66 MHz或48 MHz的
66 MHz的输入缓冲66BUFF和PCI或66 MHz的时钟从内部VCO
66 - MHz的缓冲输出从66Input或66 MHz的时钟从内部VCO
33 MHz的时钟从66Input分频或3V66分频
10, 11, 12, 13, 16,
PCI时钟输出，从66Input分频或3V66分频
17, 18
39
38
40
54, 55
42
43
25
34
53
28
固定的48 - MHz时钟输出
固定的48 - MHz时钟输出
特别3.3V 3级输入模式选择
3.3V LVTTL输入， CPU频率选择
精密电阻器被连接到该引脚被连接到内部
目前参考
3.3V的LVTTL输入，用于选择当前的乘法器，用于将CPU输出
3.3V LVTTL输入POWER_DOWN ＃ （低电平有效）
3.3V LVTTL输入PCI_STOP ＃ （低电平有效）
3.3V LVTTL输入CPU_STOP ＃ （低电平有效）
3.3V的LVTTL输入是用来确定一个电平敏感的选通时， S [ 2：0]和
MULTI0输入是有效的，并确定进行采样（低电平有效） 。
一旦PWRGD ＃
采样为低电平，此输出的状态将被忽略。
SMBus兼容SDATA
SMBus兼容SCLK
SDATA
SCLK
29
30
VDD_REF ， VDD_PCI ， 1 ， 8 ， 14 ， 19 ， 32 ， 46 ，
对于3.3V输出电源
VDD_3V66,
50
VDD_CPU
VDD_48兆赫
VDD_CORE
37
26
48 MHz的3.3V电源
3.3V电源的PLL
GND_REF ， GND_PCI ， 4，9， 15，20， 31 ，36，
接地输出
GND_3V66,
41, 47
GND_IREF ，
VDD_CPU
GND_CORE
27
地面PLL
文件编号： 38-07248牧师* C
第18页2
CYPRESS [ CYPRESS SEMICONDUCTOR ]
