W134M/W134S
表8.状态转换延迟规格
（续）
转换延迟
过渡
E
E
F
L
N
B，D
从
CLK停止
CLK停止
正常
TEST
正常
To
正常
正常
CLK停止
正常
TEST
参数
t
CLKON
t
CLKSETL
t
CLKOFF
t
CTL
t
CTL
马克斯。
10纳秒
描述
从StopB时间，直到CLK / CLKB提供无干扰
时钟边沿。
20个周期从StopB时间CLK / CLKB输出解决内50
CLK / CLKB前阶段的PS被禁用。
5纳秒
3毫秒
3毫秒
1毫秒
时间从StopB到CLK / CLKB输出禁用。
当从S0或S1改变，直到CLK / CLKB时间
产量安置（不含吨
DISTLOCK
).
当从S0或S1改变，直到CLK / CLKB时间
产量安置（不含吨
DISTLOCK
).
时间从PwrDnB到设备掉电。
正常或停止的Clk掉电吨
POWERDN
图5
表明CLK停止为正常那张转型
经历了三个阶段。在t
CLKON
时，时钟输出是不
规定，可以有毛刺。对于T
CLKON
<吨<吨
CLKSETL
中，
时钟输出使能且必须无毛刺。为
牛逼牛逼>
CLKSETL
，时钟输出相位必须解决内
50 ps的时钟输出前阶段被禁用。在
此时，时钟输出也必须满足电压和
时序器件特性表的规格。该
输出处于高阻抗状态中给出了CLK停止期间
模式。
表9.分布式环路锁定时间规范
参数
t
DISTLOCK
描述
从当CLK / CLKB输出结算时SynclkN之间的相位误差时间
PclkM落入的T
ERR ， PD
在SPEC
表
.
分钟。
马克斯。
5
单位
ms
表10.Supply和参考电流规格
参数
I
断电
I
CLKSTOP
I
正常
I
REF ， PWDN
I
REF ， NORM
描述
在掉电状态“供应”电流（ PwrDnB 1 = 0 ）
在Clk时停止状态“供应”电流（ StopB = 0 ）
在正常状态“供应”电流（ StopB = 1 ， PwrDnB = 1 ）
目前在掉电状态VDDIR或VDDIPD参考引脚（ PwrDnB = 0 ）
目前在正常或Clk时停止状态VDDIR或VDDIPD参考引脚（ PwrDnB = 1 ）
分钟。
–
–
–
–
–
马克斯。
250
65
100
50
2
单位
µA
mA
mA
µA
mA
文件编号： 38-07426牧师* C
第12页第7
CYPRESS [ CYPRESS SEMICONDUCTOR ]
