CY7C67200
USB接口
EZ -OTG有两个内置的主机/外设，每个都有的SIE
一个USB收发器，符合USB 2.0规范
对于全速和低速的要求（高速不支持 -
ED ） 。在主机模式下， EZ -OTG支持两个下行端口;
每个支持控制，中断，批量和同步传输
FERS 。在外设模式， EZ -OTG支持一个外设
端口有八个端点每两个的SIE的。端点0
是专门为控制端点，并且只支持控制
接送。端点1到7的支持中断，批量（最多
每包64字节） ，或同步传输（高达1023
每个数据包的大小的字节） 。 EZ -OTG还支持组合
主机和同时外设端口，如图中
表2. USB端口配置选项
港口CON连接gurations
OTG
OTG + 1主机
OTG + 1外设
1主机+ 1外设
1主机+ 1外设
2主机
1主机
1主机
2外设
1外设
1外设
端口1A
OTG
OTG
OTG
主持人
外设
主持人
主持人
–
外设
外设
–
端口2A
–
主持人
外设
外设
主持人
主持人
–
主持人
外设
–
外设
OTG接口
EZ -OTG有一个USB端口与USB兼容
在这去补充， USB 2.0规范。该USB
OTG端口有不同的硬件功能，以支持会话
请求协议（SRP ）和主机协商协议（HNP ） 。
OTG只支持USB端口1A 。
OTG功能
•内部电荷泵电源和控制VBUS
• VBUS有效状态（ 4.4V以上）
• VBUS状态为2.4V < VBUS < 0.8V
•ID引脚状态
•在VBUS切换2千欧的内部放电电阻
在VBUS •可切换500欧姆内部上拉电阻
•独立开关内部上拉和下拉
上的USB数据线的电阻
OTG销
表4. OTG接口引脚
引脚名称
DM1A
DP1A
OTGVBUS
OTGID
CSwitchA
CSwitchB
通用IO接口
引脚数
F2
E3
C1
F4
D1
D2
USB功能
• USB 2.0全速和低速兼容
•最多两个下行USB主机端口
•最多两个上行USB外设端口
•可配置端点缓冲区（指针和长度） ，必须
驻留在内部RAM
•最多支持八个可用外设端点（ 1控制
端点）
•支持控制，中断，批量和同步传输
•内部DMA通道，每个端点
•内部上拉和下拉电阻
•在USB数据线内部串联终端电阻
USB引脚
表3. USB接口引脚
引脚名称
DM1A
DP1A
DM2A
DP2A
引脚数
F2
E3
C2
D3
EZ -OTG提供了多达25个GPIO信号。其他几个
可选的接口使用的GPIO引脚，以及与可能降低
可用的GPIO总数。
GPIO说明
所有输入都是异步采样与状态变化的OC
curring在高达2 48 MHz的时钟周期的速率。 GPIO引脚
直接锁存到寄存器中，一个单一的触发器。
未使用的引脚说明
未使用的USB引脚必须是三态用拉D +线
通过内部上拉电阻和D-线拉高
低通过内部下拉电阻。
未使用的GPIO引脚必须配置为输出，并驱动
低。
UART接口
EZ- OTG有一个内置的UART接口。 UART接口
支持的数据速率从900至115.2K波特。它可用于
作为开发端口或其它接口的要求。该
UART接口通过GPIO引脚露出。
文件编号： 38-08014牧师* G
第78 3
CYPRESS [ CYPRESS SEMICONDUCTOR ]
