CY7C68013A ， CY7C68014A
CY7C68015A ， CY7C68016A
9.6 GPIF同步信号
图9-6 。 GPIF同步信号时序图
t
IFCLK
IFCLK
t
SGA
GPIFADR [ 8：0]
RDY
X
t
SRY
t
RYH
数据（输入）
t
SGD
有效
t
DAH
CTL
X
t
XCTL
数据（输出）
N
t
XGD
N+1
表17. GPIF同步信号与内部采购IFCLK参数
参数
t
IFCLK
t
SRY
t
RYH
t
SGD
t
DAH
t
SGA
t
XGD
t
XCTL
t
IFCLKR
t
IFCLKF
t
IFCLKOD
t
IFCLKJ
描述
IFCLK期
RDY
X
时钟建立时间
时钟RDY
X
GPIF的数据到时钟建立时间
GPIF数据保持时间
时钟GPIF地址传输延迟
时钟到GPIF数据输出传输延迟
时钟CTL
X
输出传输延迟
IFCLK上升时间
IFCLK下降时间
IFCLK输出占空比
IFCLK抖动的峰峰值
民
20.83
8.9
0
9.2
0
–
–
–
–
–
–
–
最大
–
–
–
–
–
7.5
11
6.7
–
–
–
–
典型值
民
–
–
–
–
–
–
–
–
–
–
49
–
最大
–
–
–
–
–
–
–
–
900
900
51
300
单位
ns
ns
ns
ns
ns
ns
ns
ns
ps
ps
%
ps
表18. GPIF同步信号与外部信号源IFCLK参数
参数
t
IFCLK
t
SRY
t
RYH
t
SGD
t
DAH
t
SGA
t
XGD
t
XCTL
描述
IFCLK期
RDY
X
时钟建立时间
时钟RDY
X
GPIF的数据到时钟建立时间
GPIF数据保持时间
时钟GPIF地址传输延迟
时钟到GPIF数据输出传输延迟
时钟CTL
X
输出传输延迟
民
20.83
2.9
3.7
3.2
4.5
–
–
–
最大
200
–
–
–
–
11.5
15
10.7
单位
ns
ns
ns
ns
ns
ns
ns
ns
笔记
20.虚线表示具有可编程极性信号。
21. GPIF异步RDY
x
信号具有50 ns的最小建立时间使用内部48 MHz的IFCLK时。
22. IFCLK不得超过48兆赫。
文件编号： 38-08032牧师* V
第43页66
CYPRESS [ CYPRESS SEMICONDUCTOR ]
