CY7C68013
3.2.1
8051时钟频率
FX2具有使用外部24 MHz的（ ± 100 PPM ）的晶体具有以下特性的片上振荡器电路：
•并联谐振
•基本模式
• 500 μW驱动电平
• 20-33 PF（ 5 ％容差）负载电容。
片上PLL倍频24 MHz振荡器高达480 MHz的，所要求的收发器/ PHY ，并且内部计数器分
下来用作8051时钟。默认8051的时钟频率是12 MHz 。 8051的时钟频率可以被改变
8051通过CPUCS登记，动态。
CLKOUT引脚，其可以是三态的，并使用内部控制位反转，输出占空比为50％ 8051的时钟，在
选8051时钟频率48 ，24，或12兆赫。
3.2.2
个USART
FX2包含两个标准的8051个USART ，通过特殊功能寄存器（ SFR ）位寻址。该USART接口引脚
可在单独的I / O引脚，而不是与端口引脚复用。
UART0和UART1可以使用内部时钟以230波特以不超过1 ％的波特率错误操作。 230波特操作
由产生溢出脉冲在适当的时候内部派生的时钟源来实现的。内部时钟调整
为8051的时钟速率（48 ，24， 12兆赫） ，使得它总是呈现正确的频率为230波特操作。
注。
115波特的操作，也可以通过编程8051 SMOD0或SMOD1位为“1 ”为UART0和/或UART1 ，
分别。
3.2.3
特殊功能寄存器
某些8051 SFR地址以便能快速访问关键FX2功能。这些添加的SFR如图
表3-1 。
黑体字表示非标准，增强型8051寄存器。
以“ 0”和“ 8 ”结尾的两个SFR行包含位寻址寄存器。这四个I / O端口A-D使用的SFR地址
在标准8051中用于端口0-3 ，这是不是在FX2实现。
因为更快，更高效SFR寻址，与FX2的I / O端口在外部RAM空间中不可寻址的（使用
MOVX指令） 。
3.3
I
2
C兼容总线
FX2支持我
2
C兼容仅在100/400 kbps的总线主控。 SCL和SDA引脚具有开漏输出，
滞后输入。这些信号必须被拉高至3.3V，即使没有我
2
C兼容的设备连接。
3.4
巴士
所有封装： 8位或16位的“先进先出”的双向数据总线复用I / O端口B和D. 128引脚封装：将16位输出 -
只有8051的地址总线， 8位双向数据总线。
文件编号： 38-08012牧师* C
第8页52
CYPRESS [ CYPRESS SEMICONDUCTOR ]
