欢迎访问ic37.com |
会员登录 免费注册
发布采购

CY7C4265-15AC 参数 Datasheet PDF下载

CY7C4265-15AC图片预览
型号: CY7C4265-15AC
PDF下载: 下载PDF文件 查看货源
内容描述: 8K / 16K ×18深同步FIFO的 [8K/16K x 18 Deep Sync FIFOs]
分类和应用: 存储内存集成电路先进先出芯片时钟
文件页数/大小: 22 页 / 351 K
品牌: CYPRESS [ CYPRESS SEMICONDUCTOR ]
 浏览型号CY7C4265-15AC的Datasheet PDF文件第3页浏览型号CY7C4265-15AC的Datasheet PDF文件第4页浏览型号CY7C4265-15AC的Datasheet PDF文件第5页浏览型号CY7C4265-15AC的Datasheet PDF文件第6页浏览型号CY7C4265-15AC的Datasheet PDF文件第8页浏览型号CY7C4265-15AC的Datasheet PDF文件第9页浏览型号CY7C4265-15AC的Datasheet PDF文件第10页浏览型号CY7C4265-15AC的Datasheet PDF文件第11页  
CY7C4255
CY7C4265
开关波形
写周期时序
t
CLK
t
CLKH
WCLK
t
DS
D
0
–D
17
t
ENS
t
WFF
FF
t
SKEW1 [15]
RCLK
t
WFF
t
ENH
无操作
t
CLKL
t
DH
4255–6
读周期时序
t
CLK
t
CLKH
RCLK
t
ENS
t
REF
EF
t
A
Q
0
–Q
17
t
OLZ
t
OE
OE
t
SKEW2
有效数据
t
CLKL
t
ENH
无操作
t
REF
t
OHZ
WCLK
4255–7
注意事项:
15. t
SKEW1
是一个上升RCLK边缘与上升WCLK边缘,以保证FF将在当前时钟周期变为高电平之间的最小时间。如果间隔时间
RCLK的上升沿和WCLK的上升沿小于吨
SKEW1
,则FF可以不改变状态,直到下一个WCLK的上升沿。
16. t
SKEW2
是一个上升缘WCLK和RCLK上升边缘,以保证EF将在当前时钟周期变为高电平之间的最小时间。这之间的时间
WCLK的上升沿和RCLK的上升沿小于吨
SKEW2
话的EF可以不改变状态,直到下一RCLK的上升沿。
文件编号: 38-06004牧师* B
第22页第7