CY7C4255
CY7C4265
8K / 16K ×18深同步FIFO的
特点
•高速，低功耗，先入先出（ FIFO ）
回忆
• 8K ×18 （ CY7C4255 ）
• 16K ×18 （ CY7C4265 ）
• 0.5微米CMOS工艺，以获得最佳速度/功耗
•高速100 MHz工作频率（ 10 ns的读/写周期
次）
•低功耗 - 我
CC
= 45毫安
•完全异步和同步读写
手术
•空，满，半满和可编程几乎空
和几乎满状态标志
• TTL兼容
•重传功能
•输出使能（ OE ）引脚
•独立的读写使能引脚
•中心电源和接地引脚，可降低噪音
•支持自由运行的50％占空比的时钟输入
•宽度扩展能力
•深度扩展能力
• 64引脚TQFP和64引脚STQFP
•引脚兼容的密度升级到CY7C42X5家庭
•引脚兼容的密度提升到
IDT72205/15/25/35/45
18位宽，且引脚/功能兼容的
CY7C42X5同步FIFO的家庭。该CY7C4255 / 65可
进行级联，以增加的FIFO深度。可编程特性
包括几乎满/殆空标志。这些FIFO提供
对于各种各样的数据缓冲需求的解决方案，包括
高速数据采集，多处理器接口和commu-
通信业缓冲。
这些FIFO具有18位输入和输出端口是CON-
由独立的时钟受控和使能信号。输入端口是
一个自由运行的时钟（ WCLK ）和写控制恩
能引脚（ WEN） 。
当文被声明时，数据被写入到FIFO的上升
在WCLK信号的边沿。虽然温保持有效，数据continu-
同盟写入到每个循环的FIFO中。输出端口被控制
在通过一个自由运行的类似方式读出时钟（ RCLK ）和读
使能引脚（ REN） 。此外， CY7C4255 / 65有一个输出
使能引脚（ OE ） 。的读取和写入时钟可连接在一起
单时钟操作或两个时钟可以独立的运行
异步读/写应用程序。时钟频率高达100
兆赫是可以实现的。
重传和同步殆满/殆空标志
功能都可以在这些设备上。
深度扩展，可以使用级联输入（ WXI ，
RXI ） ，级联输出（ WXO ， RXO ） ，并首先加载（ FL ）引脚。该
WXO和RXO引脚连接到的该WXI和RXI销
下一个设备，并且最后一个装置的WXO和RXO销应
连接到所述第一设备的WXI和RXI引脚。的FL销
所述第一设备被连接到V
SS
和所有其余devic-在FL销
上课应该连接到V
CC
.
功能说明
该CY7C4255 / 65是高速，低功耗，先入先出
（FIFO ）存储器与时钟频率的读写接口。所有
逻辑框图
D
0 – 17
输入
注册
WCLK
文
写
控制
旗
节目
注册
内存
ARRAY
8K ×18
16K ×18
写
指针
旗
逻辑
FF
EF
PAE
PAF
SMODE
读
指针
RS
RESET
逻辑
FL / RT
WXI
WXO / HF
RXI
RXO
扩张
逻辑
三态
输出寄存器
OE
读
控制
4255–1
Q
0 – 17
RCLK
任
赛普拉斯半导体公司
文件编号： 38-06004牧师* B
•
3901北一街
•
圣荷西
•
CA 95134 • 408-943-2600
修订后的2004年8月11日
CYPRESS [ CYPRESS SEMICONDUCTOR ]
