CY7C1354C ， CY7C1356C
IEEE 1149.1串行边界扫描（ JTAG ）
该CY7C1354C / CY7C1356C集成了串行边界
仅在BGA封装扫描测试访问端口（TAP ） 。该TQFP
包不提供此功能。这部分工作在
根据IEEE标准1149.1-1900 ，但不具有
集所需的全面1149.1合规职能。这些
从IEEE规范函数被排除在外，因为它们的
包括放置一个额外的延迟的临界转速路径
SRAM 。请注意，在一个方式TAP控制器功能
不与使用1149.1其他设备的操作相冲突
完全符合水龙头。 TAP在工作时采用JEDEC标准
3.3 V或2.5 V的I / O逻辑电平。
该CY7C1354C / CY7C1356C包含一个TAP控制器，
指令寄存器，边界扫描寄存器，旁路寄存器，
ID寄存器。
测试访问端口（ TAP ）
测试时钟（ TCK ）
测试时钟仅用于TAP控制器。所有的输入都是
捕获在TCK的上升沿。所有输出都从驱动
TCK的下降沿。
测试模式选择（ TMS ）
TMS输入用于向TAP控制器发出命令
并进行采样，在TCK的上升沿。它允许离开
如果不使用TAP这场球无关。球被拉起
在内部，从而产生逻辑高电平。
测试数据输入（ TDI ）
TDI的球是用于串行地输入信息到寄存器
并且可以连接到任何寄存器的输入端。该
TDI和TDO之间注册时所选择的指令是
被加载到TAP指令寄存器。 TDI在内部上拉
并可以悬空，如果TAP是未使用的
应用程序。 TDI连接到的最显著位（MSB）
任何寄存器。 （见
测试数据输出（ TDO ）
TDO的输出球是用来将串行数据输出从
寄存器。根据当前状态的输出是活动的
TAP状态机。的下降沿，输出变化
的TCK 。的任何TDO连接到至少显著位（LSB）
注册。 （见
禁用JTAG特性
它是可以操作的SRAM不使用JTAG
功能。要禁用TAP控制器，必须将TCK连接LOW
(V
SS
），以防止在设备的时钟。 TDI和TMS是
内部上拉，可能是无关的。他们可能
交替地连接到V
DD
通过一个上拉电阻。 TDO
应悬空。上电时，该设备配
在复位状态下不与操作干扰
该设备。
TAP控制器状态图
1
TEST- LOGIC
RESET
0
0
运行测试/
空闲
1
SELECT
DR- SCA ñ
0
1
捕捉-DR
0
按住Shift -DR
1
EXIT1-DR
0
暂停-DR
1
0
EXIT2-DR
1
更新DR
1
0
0
0
1
0
1
1
SELECT
IR- SCAN
0
捕获红外
0
按住Shift -IR
1
EXIT1-IR
0
暂停-IR
1
EXIT2-IR
1
更新IR
1
0
0
1
0
1
TAP控制器框图
0
旁路寄存器
2 1 0
TDI
选择
电路
指令寄存器
31 30 29 . . . 2 1 0
选择
电路
TDO
识别寄存器
x . . . . . 2 1 0
边界扫描寄存器
TCK
TM S
TAP控制器
执行TAP复位
复位通过将TMS强制执行HIGH （V
DD
）五上涨
TCK的边缘。此复位不会影响到操作
SRAM和而这些SRAM操作可被执行。
上电时， TAP会在内部复位，以确保TDO
出现在高Z状态。
在接下来的0/1到每个国家的代表TMS的值了
TCK上升边缘。
文件编号： 38-05538牧师* K
第12页32
CYPRESS [ CYPRESS SEMICONDUCTOR ]
