欢迎访问ic37.com |
会员登录 免费注册
发布采购

CY7C1380C-133AC 参数 Datasheet PDF下载

CY7C1380C-133AC图片预览
型号: CY7C1380C-133AC
PDF下载: 下载PDF文件 查看货源
内容描述: 18 -MB ( 512K ×36 / 1M ×18 )流水线SRAM [18-Mb (512K x 36/1M x 18) Pipelined SRAM]
分类和应用: 静态存储器
文件页数/大小: 36 页 / 793 K
品牌: CYPRESS [ CYPRESS SEMICONDUCTOR ]
 浏览型号CY7C1380C-133AC的Datasheet PDF文件第5页浏览型号CY7C1380C-133AC的Datasheet PDF文件第6页浏览型号CY7C1380C-133AC的Datasheet PDF文件第7页浏览型号CY7C1380C-133AC的Datasheet PDF文件第8页浏览型号CY7C1380C-133AC的Datasheet PDF文件第10页浏览型号CY7C1380C-133AC的Datasheet PDF文件第11页浏览型号CY7C1380C-133AC的Datasheet PDF文件第12页浏览型号CY7C1380C-133AC的Datasheet PDF文件第13页  
CY7C1380C
CY7C1382C
CY7C1382C :引脚定义
名字
A
0
, A
1
, A
TQFP
37,36,32,
33,34,35,
42,43,44,
45,46,47,
48,49,50,
80,81,82,
99,100
BGA
P4,N4,
A2,B2,
C2,R2,
T2,A3,
B3,C3,
T3,A5,
B5,C5,
T5,A6,
B6,C6,
R6,T6
G3,L5
FBGA
I / O
描述
输入 -
用地址输入选择512K之一
R6,P6,A2,
同步
地址位置。
取样的上升沿
A10,A11,
在CLK如果ADSP ADSC或低电平有效,和CE
1
,
B2,B10,P3,P4,
N6,P8,P9,
CE
2
和CE
3
采样活跃。 A1 : A0喂食
P10,P11,
这两个位计数器..
R3,R4,R8,R9,
R10,
R11
BW
A,
BW
B
93,94
B5,A4
输入 -
字节写选择输入,低电平有效。
合格
同步与BWE进行字节写入到SRAM中。
采样在CLK的上升沿。
输入 -
全局写使能输入,低电平有效。
同步置为低电平在CLK的上升沿,一个全球性的
写进行(所有字节写入,
无论在BW的价值观
X
和BWE ) 。
输入 -
字节写使能输入,低电平有效。
采样
同步于CLK的上升沿。此信号必须
低电平进行字节写操作。
输入 -
时钟
时钟输入。
用于捕获所有同步
输入到设备中。也用于递增
突发计数器时ADV为低电平时,在一
突发操作。
GW
88
H4
B7
BWE
87
M4
A7
CLK
89
K4
B6
CE
1
98
E4
A3
输入 -
芯片使能1输入,低电平有效。
采样的
CLK的同步上升沿。使用与CE联
2
和CE
3
选择/取消选择该设备。 ADSP是
如果忽略CE
1
为高。
输入 -
芯片使能2输入,高电平有效。
采样
CLK的同步的上升沿。配合使用
CE
1
和CE
3
选择/取消选择该设备。
输入 -
芯片使能3输入,低电平有效。
采样的
CLK的同步上升沿。使用与CE联
1
和CE
2
选择/取消选择该设备。无法使用
对于AJ包version.Not连接的BGA 。
凡引用,CE
3
假定活跃
本文档中的BGA 。
输入 -
输出使能,异步输入,主动
异步
低。
控制的I / O引脚的方向。当
低电平时,在I / O引脚用作输出。当
拉高高, I / O引脚为三态,并作为
输入数据引脚。在第一时钟的OE被屏蔽
一个读周期从一个取消出现时
状态。
输入 -
提前输入信号的上升沿采样
同步
CLK ,低电平有效的边缘。
当断言,它
自动在突发递增地址
周期。
CE
2[2]
97
-
B3
CE
3 [2]
92
-
A6
OE
86
F4
B8
ADV
83
G4
A9
文件编号: 38-05237牧师* D
第9页的36