CY7B9910
CY7B9920
引脚配置
SOIC
顶视图
REF
V
CCQ
FS
NC
V
CCQ
V
CCN
Q0
Q1
GND
Q2
Q3
V
CCN
1
2
3
4
5
6
7
8
9
10
11
12
7B9910
7B9920
24
23
22
21
20
19
18
17
16
15
14
13
GND
TEST
NC
GND
V
CCN
Q7
Q6
GND
Q5
Q4
V
CCN
FB
引脚德网络nitions
信号名称
REF
FB
FS
TEST
Q[0..7]
V
CCN
V
CCQ
GND
IO
I
I
I
I
O
PWR
PWR
PWR
描述
参考频率input.This输入电源的频率和时间对抗所有功能
变化被测量。
PLL反馈输入（通常连接到八个输出中的一个） 。
三级频率范围选择。
三电平选择。看
时钟输出。
电源的输出驱动器。
电源为内部电路。
地面上。
测试模式
测试输入是一个三电平输入。在正常的系统操作中，该引脚被连接到地，从而允许CY7B9910和
CY7B9920到如上述操作
用于测试的目的，任何三个级别的输入可以有一个
移动跳线接地或通过一个100W的电阻低追平。这使得外部测试仪来改变这些引脚的状态。
如果测试输入被迫的中频和高频状态下，该器件采用内部锁相回路断开，并输入
水平提供给REF直接控制所有输出。相对的输出 - 输出功能是相同的在正常模式下。
笔记
1.对于所有的三态输入，高电平表示到VCC连接，低电平表示到GND的连接，以及MID表示打开的连接。内部端接
电路包含一个未连接的输入到VCC / 2 。
2.电平要在FS是由“正常”的操作频率将VCO的（对于fNOM ）测定置位（见
出现在REF的频率
和FB输入是对于fNOM当连接到FB输出是不可分割的。的REF和FB的输入的频率是对于fNOM / X时，该设备被配置为
倍频通过使用外部分工的价值X的反馈路径
3.当FS引脚选择HIGH ，REF输入不能在通电时过渡至VCC达到4.3V 。
文件编号： 38-07135牧师* B
第11 2
CYPRESS [ CYPRESS SEMICONDUCTOR ]
