Ultra37000 CPLD系列
埋宏单元还支持输入寄存器功能。
掩埋宏小区可以被配置为充当输入
寄存器（ D型或锁存器） ，其输入是来自I / O引脚
与相邻宏小区相关联。所有的输出
埋宏单元被直接发送到PIM无论其
配置。
I / O宏单元
示出了在I / O宏单元的体系结构。该
的I / O宏单元支持相同功能的掩埋
宏单元，增加了I / O能力。在的输出
宏，极性控制MUX可以选择主动
低电平或高电平信号。这具有附加的优点
让显著降低的逻辑发生在许多应用程序中
阳离子。
该Ultra37000宏功能的反馈路径的PIM
从I / O引脚的输入路径分开。这意味着，如果
宏被埋葬（反馈仅在内部） ，相关的
I / O引脚仍然可以用作输入。
在所有的I / O总线保持功能
总线保持，这是流行的内部的改进版本
上拉电阻，是一种弱锁存器连接到不销
不影响设备的性能。作为一个锁存器，总线保持
维护时，所述销被放置在一个针的最后状态
高阻抗状态，从而降低了在系统中的噪音
总线接口的应用程序。总线保持还允许
未使用的器件引脚保持悬空在黑板上，
它的原型中特别有用，因为设计人员可以
航路新信号设备没有切割痕迹连接
系统蒸发散到V
CC
或GND 。欲了解更多信息，请参阅该应用程序
记
了解赛普拉斯的CPLD的总线保持-的功能。
可编程斜率控制
每路输出都具有可编程配置位，其中规定
输出转换速率快或慢。对于涉及设计
符合FCC排放标准的慢边缘提供
降低系统噪声。对于要求很高的perfor-设计
MANCE快速边沿速率提供了最大的系统perfor-
曼斯。
I / O宏单元
从PTM
0
−
16
产品
条款
0
1
C25
P
D / T / L
0
1
2
3
O
R
解码
快
SLEW
慢
0
O
Q
1
0
1
C4
“0”
“1”
0
1
2
3
O
O
C26
I / O单元
4
C0 C1 C24
1
0
C6 C5
C2 C3
埋宏单元
从PTM
0
−
16
产品
条款
C25
0
1
0
0
1
2
3
1
Q
C7
0
O
P
D / T / L
R
解码
Q
1
O
4
C0 C1 C24
1
0
C2 C3
反馈给PIM
反馈给PIM
反馈给PIM
异步
BLOCK RESET
4同步时钟（ CLK0 ， CLK1 ， CLK2 ， CLK3 ）
异步
1异步时钟（ PTCLK ）
BLOCK预设
OE0 OE1
图2. I / O和埋宏单元
文件编号： 38-03007牧师* D
第64个5
CYPRESS [ CYPRESS SEMICONDUCTOR ]
