CY7C1359A/GVT71256T18
引脚说明
BGA引脚
4P
4N
2A, 3A, 5A, 6A,
图3B ，5B， 2C ，3C，
图5C ，6C， 2R ，6R，
2T, 3T, 5T, 6T
5L
3G
引脚TQFP
37
36
35, 34, 33, 32,
100, 99, 82, 81,
80, 48, 47, 46, 45,
44, 49, 50
93
94
名字
A0
A1
A
TYPE
输入 -
同步
描述
地址：这些输入注册的，必须符合
建立和保持周围CLK的上升沿时间。该
突发计数器产生与相关的内部地址
A0和A1 ，在突发周期和等待周期。
WEL
WEH
输入 -
同步
字节写使能：字节写使能为低表示写
周期和高表示读周期。 WEL控制DQ1 - DQ9 。
WEH控制DQ10 - DQ18 。数据I / O ，如果是高阻抗
无论这些投入低，空调被作为BWE
低。
写使能：此低电平输入门字节写操作
tions和必须满足设置和保持周围的倍
上升CLK的边缘。
全局写：此低电平输入允许一个完整的18位
写发生独立的BWE和文线和
必须满足设置和保持周围的上升沿时间
的CLK 。
时钟：这个信号寄存器的地址，数据，芯片恩
冷杉，写控制和数据输入使能控制输入其
上升沿。所有同步输入必须符合设置和
持有全天候的上升沿时间。
芯片使能：此低电平输入用于启用
设备及门ADSP 。
芯片使能：此低电平输入用于启用
装置。
芯片使能：此高电平输入，用来使能的
装置。
输出使能：此低电平有效的异步输入使能
的数据输出驱动器。
处理进展：该低电平输入用于控制
内部突发计数器。在这个引脚上产生等待
周期（无地址提前） 。
地址状态处理器：此低电平输入，以及
CE为低，导致新的外部地址为寄存器
羊羔和一个读周期是使用新地址发起的。
地址状态控制器：此低电平输入DE-原因
副被取消或与新的外部选择
地址进行注册。一个读或写周期开始
根据写入控制输入。
模式：输入选择的突发序列。的低电平
引脚选择线性突发。数控或HIGH这个引脚选择
交错突发。
4M
87
BWE
输入 -
同步
输入 -
同步
4H
88
GW
4K
89
CLK
输入 -
同步
4E
6B
2B
4F
4G
98
92
97
86
83
CE
CE
2
CE
2
OE
ADV
输入 -
同步
输入 -
同步
输入 -
同步
输入
输入 -
同步
输入 -
同步
输入 -
同步
4A
84
ADSP
4B
85
ADSC
3R
31
模式
输入 -
STATIC
7T
64
ZZ
输入 -
打盹：此高电平输入将器件置于低功耗
异步消耗待机模式。对于正常操作，该输入
必须是低或NC （无连接） 。
输入 -
同步
产量
数据输入使能：此低电平输入用于控制
数据输入的更新寄存器的值。
匹配输出：比赛将是高，如果在数据输入数据
寄存器与存储在存储器阵列中的数据， assum-
ING教育部为低。如果数据不匹配将是低
匹配。
7N
6M
52
53
DEN
MATCH
文件编号： 38-05120牧师**
第24 4
CYPRESS [ CYPRESS SEMICONDUCTOR ]
