DVSR CODEC
7
MX802
推荐外部元件的注意事项：
在插图1所示的Xtal电路是按照对MX- COM标准和DBS 800晶体
应用笔记。
2.外部的Xtal电路并不适用于该设备的24针/铅版本。只有外部
导出的时钟输入都可以使用。
3.功能，其引脚标有和星号（ * ），在图2中不可用的24针/铅
此装置的版本。说明引脚数是28引脚版本。
4，表5给出实际的编码器/解码器的样品可使用的XTAL频率率
上述建议。
5.电阻R1被用作DBS800系统共同的上拉为C总线中断请求IRQ线路。
的最佳值将取决于连接到所述的IRQ的电路。多达8个外设可能
连接到这个线路。
6.推荐DRAM参数：
256kbit ×1或1Mbit的×1动态随机存取存储器具有" CAS之前RAS"刷新模式。
最大行地址的时间= .200us 。
例如DRAM类型：
256kbit （ 262,144位）
德州仪器（ TMS4256-20 ）
日立（ HM51256-15 ）
为1Mbit （ 1,048,576位）
德州仪器（ TMS4C1024-15 ）
日立（ HM511000-15 ）
7.图2显示了连接到4X1兆位DRAM部分的。如果需要的话，可以简化印刷电路板布局中，DRAM
输入A0 -A8 ，可以任意顺序连接到MX802 DVSR编解码器的输出管脚A0 -A8 。
连接到256kbit DRAM相似，但A9我悬空。
8.在使用MX802 “独立” 9Direct访问） ，没有DRAM部分应连接。
4概述
在MX802数据/语音存储和检索（ DVSR ）编解码器包含一个连续可变斜率增量
调制（ CVSD ）编码器和解码器以及可容纳的外部4Mbits控制和定时电路
DRAM 。作为DBS800系列中的一员，它也包含接口和控制逻辑为“ C总线”串行
界面。
当与外部DRAM使用， theMX802有四个主要功能：语音存储，语音后仰，
数据存储和数据检索。语音存储与回放可同时与执行
数据存储或检索。
语音存储：
语音回放：
数据存储：
数据回放：
存在于音频输入的语音信号可以由CVSD编码器被数字化。该
得到的比特流被存储在DRAM中。此方法还提供的读数
语音信号的功率电平。这些读数被用于由系统微控制器
暂停减少。
数字化语音也可以从DRAM读，并由转换回模拟从
CVSD解码器。
经由C -BUS从调制解调器或系统数据导出的数字数据可以被存储在
DRAM 。
数字数据可以从DRAM读，并发送过来的C总线到系统
微控制器。
片上的增量编解码器所支持的输入和输出模拟开关电容滤波器和音频输出
开关电路。 DRAM控制和定时电路提供所有必要的地址，控制和
刷新信号接口到外部DRAM 。
的MX802 ，也可以使用不带的DRAM （作为一个“独立”的CVSD编解码器） ，在这种情况下，直接进入
被提供给CVSD编解码器的数字数据信号和时钟信号。所有信号都通过“C - BUS ”控制
从系统微控制器的命令。
1998
MX -COM公司
www.mxcom.com电话： 800 638 5577 336 744 5050传真： 336 744 5054
文档。 ＃ 20480033.008
4800 Bethania站前路，温斯顿 - 塞勒姆，NC 27105-1201 USA
所有商标与服务标记均为其各自公司持有。
CMLMICRO [ CML MICROCIRCUITS ]
